下载文档原格式
数字电子技术基础实验报告题目：实验二组合电路设计小组成员：小组成员：1.掌握全加器和全减器的逻辑功能；2.熟悉集成加法器的使用方法；3.了解算术运算电路的结构；4.通过实验的方法学习数据选择器的结构特点、逻辑功能和基本应用。
二、实验设备1.数字电路实验箱；2.Quartus II 软件。
三、实验要求要求1：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74153双四数据选择器和7400与非门电路，用原理图输入方法实现一一位全加器。
（1）用 Quartus II波形仿真验证；（2）下载到 DE0 开发板验证。
要求2：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一位全减器。
（1）用 Quartus II 波形仿真验证；（2）下载到 DE0 开发板验证。
要求3：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一个两位二进制数值比较器。
（MULTISM仿真和FPGA仿真）。
1、74138三线八线译码器原理2、74153双四数据选择器原理3、全加器原理全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。
图一图一是全加器的符号，如果用i A，i B表示A,B两个数的第i位，1i C 表示为相邻低位来的进位数，i S表示为本位和数（称为全加和），i C表示为向相邻高位的进位数，则根据全加器运算规则可列出全加器的真值表如表一所示。
表一可以很容易地求出S 、C 的化简函数表达式。
i i i-1i i i-1i i ()i i S A B C C A B C A B =⊕⊕=⊕+用一位全加器可以构成多位加法电路。
由于每一位相加的结果必须等到低一位的进位产生后才能产生（这种结构称为串行进位加法器），因而运算速度很慢。
为了提高运算速度，制成了超前进位加法器。
这种电路各进位信号的产生只需经历以及与非门和一级或非门的延迟时间，比串行进位的全加器大大缩短了时间。
模拟比较器:将模拟量与一标准值进行比较,当高于该值时,输出高(或低)电平.反之,则输出低(或高)电平.例如,将一温度信号接于运放的同相端,反相端接一电压基准(代表某一温度),当温度高于基准值时,运放输出高电平,控制加热器关闭,反之当温度信号低于基准值时,运放输出低电平,将加热器接通.这一运放就是一个简单的比较器,因为输入与输出同相,称为同相比较器..有的模拟比较器具有迟滞回线,称为迟滞比较器,用这种比较器,有助于消除寄生在信号上的干扰.数字比较器:用来比较二组二进制数是否相同,相同时输出(或低)高电平,反之,则输出相反的电平.最简单的数字比较器是一位二进制数比较器,是一个异或门(或同或门).电压比较器的作用：它可用作模拟电路和数字电路的接口，还可以用作波形产生和变换电路等。
利用简单电压比较器可将正弦波变为同频率的方波或矩形波电压比较器是集成运放非线性应用电路，他常用于各种电子设备中，那么什么是电压比较器呢？下面我给大家介绍一下，它将一个模拟量电压信号和一个参考固定电压相比较，在二者幅度相等的附近，输出电压将产生跃变，相应输出高电平或低电平。
常用的电压比较器有过零电压比较器、具有滞回特性的过零比较器、滞回电压比较器，窗口（双限）电压比较器.1.模拟比较器将模拟量与一标准值进行比较,当高于该值时,输出高(或低)电平.反之,则输出低(或高)电平.例如,将一温度信号接于运放的同相端,反相端接一电压基准(代表某一温度),当温度高于基准值时,运放输出高电平,控制加热器关闭,反之当温度信号低于基准值时,运放输出低电平,将加热器接通.这一运放就是一个简单的比较器,因为输入与输出同相,称为同相比较器..有的模拟比较器具有迟滞回线,称为迟滞比较器,用这种比较器,有助于消除寄生在信号上的干扰.2.数字比较器用来比较二组二进制数是否相同,相同时输出(或低)高电平,反之,则输出相反的电平.最简单的数字比较器是一位二进制数比较器,是一个异或门(或同或门).电压比较器可以看作是放大倍数接近“无穷大”的运算放大器。
为了便于扩展，集成数值比较器一般设有几个扩展输入端引言集成数值比较器是一种重要的电子器件，广泛应用于数字电路中。
在电子设计中，为了提高系统的可扩展性和灵活性，通常会为数值比较器设定扩展输入端。
本文将探讨为了便于扩展，集成数值比较器一般设有几个扩展输入端，并说明其作用和使用方法。
什么是集成数值比较器集成数值比较器是一种电子电路，用于比较两个或多个输入信号的大小关系，并输出相应的比较结果。
它通常由比较器芯片、电压参考源和输出驱动器组成。
数值比较器被广泛应用于模拟电路和数字电路中，例如在算术运算、状态判断和信号处理等方面。
集成数值比较器的基本特点集成数值比较器具有以下基本特点：1.输入电路灵敏度高：集成数值比较器的输入电路通常采用差分结构，具有较高的抗干扰能力和输入灵敏度。
2.输出稳定性好：集成数值比较器的输出端一般为高低电平或开关状态输出，具有较低的输出误差和较高的输出稳定性。
3.快速响应时间：集成数值比较器具有快速的响应时间和较高的工作频率，能够满足要求快速的比较应用。
为了方便扩展，集成数值比较器设有扩展输入端的目的为了满足不同应用场景下的需求和便于系统扩展，集成数值比较器通常设有扩展输入端。
其主要目的包括：1.增加比较元素数量：通过扩展输入端，可以将数值比较器的输入元素数量从两个扩展到三个、四个甚至更多，从而满足多元素比较的需求。
2.实现比较器功能拓展：通过扩展输入端，可以实现数值比较器的其他功能拓展，例如设置比较阈值、设置比较模式等，从而提供更多的比较选择。
3.应对不同信号类型：通过扩展输入端，可以适配不同类型的信号输入，包括模拟信号和数字信号，提高比较器的适用性。
4.支持灵活的配置和互连：通过扩展输入端，可以灵活配置数值比较器的输入连接方式，实现多路信号输入的选择和互连。
集成数值比较器常见的扩展输入端类型根据实际需求和设计要求, 集成数值比较器的扩展输入端可以采用以下常见的类型：1.模拟输入端（Analog Input）：用于接收模拟信号输入，常用于模拟电路和信号处理应用中。
《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。
优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。
3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。
显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。
全加器：带低位进位的两个 1 位⼆进制数相加的电路。
超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。
6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。
7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。
竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。
消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。
数值比较器的定义及功能在数字系统中，特别是在计算机中都具有运算功能，一种简单的运算就是比较两个数Ａ和Ｂ的大小。
数值比较器就是对两数Ａ、Ｂ进行比较，以判断其大小的逻辑电路。
比较结果有Ａ＞Ｂ、Ａ＜Ｂ以及Ａ＝Ｂ三种情况。
1.１位数值比较器１位数值比较器是多位比较器的基础。
当Ａ和Ｂ都是１位数时，它们只能取０或１两种值，由此可写出１位数值比较器的真值表：由真值表得到如下逻辑表达式：由以上逻辑表达式可画出如下图所示的逻辑电路。
实际应用中，可根据具体情况选用逻辑门。
2.两位数值比较器现在分析比较两位数字A1A0和B1B0的情况。
利用1位比较器的结果，可以列出简化的真值表如下：为了减少符号的种类，不再使用字母Ｌ，而以（A i＞B i）、（A i＜B i）、（A i＝B i）直接表示逻辑函数。
可以由真值表对两位比较器作如下简要概述。
当高位（A1、B1）不相等时，无需比较低位（A0、B0），两个数的比较结果就是高位比较的结果。
当高位相等时，两数的比较结果由低位比较的结果决定。
由真值表可以写出如下逻辑表达式：根据表达式画出逻辑图：电路利用了１位数值比较器的输出作为中间结果。
它所依据的原理是，如果两位数A1A0和B1B0的高位不相等，则高位比较结果就是两数比较结果，与低位无关。
这时，由于中间函数（A1＝B1）＝０，使与门G1、G2、G3均封锁，而或门都打开，低位比较结果不能影响或门，高位比较结果则从或门直接输出。
如果高位相等，即（A1＝B1）＝１,使与门G1、G2、G3均打开，同时由（A1＞B1）＝０和（A1＜B1）＝０作用，或门也打开，低位的比较结果直接送达输出端，即低位的比较结果决定两数谁大、谁小或者相等。
实验报告课程名称：数字逻辑实验实验项目：数字比较器的原理及实现姓名：专业：计算机科学与技术班级：计算机14-8班学号：计算机科学与技术学院实验教学中心2015年12月15日实验项目名称： 数字比较器的原理及实现一、实验要求设计一个2位数字比较器，实现比较器的功能。
二、实验目的掌握2位数字比较器的设计方法原理和使用，熟悉掌握数字电路设计步骤和方法。
三、实验内容数字比较器功能分析：在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就成为数值比较器。
由功能分析，2位数字比较器真值表如下：由上表可以得到一位全加器各输出的逻辑表达式：)()()()(0011001111001111b a b a e b a b a b a s b a b a b a g ⊕⊕=⊕+=⊕+=由以上3式可以画出逻辑电路图，如下：四、实验步骤建立一个新的文件夹打开QuartusⅡ后，新建工程，输入工程名。
选择仿真器件，器件选择FLEX10K，芯片选择EPF10K10TC144-4 。
新建“Block Diagram/Schematic File”文件画逻辑图并编译。
新建“Vector Waveform File”波形文件，设置好输入的波形，保存文件并分析仿真波形。
选择“Assignments”->“Pins”，绑定管脚并编译。
选择“Tools”->“Programmer”点击“Start”下载到芯片并进行逻辑验证。
五、实验设备LP-2900逻辑设计实验平台，计算机，QuartusⅡ六、实验结果仿真波形如下：经过验证，仿真波形符合设计要求。
数字电子技术基础课程设计报告书题目：2位数值比较器姓名：班级：指导教师：设计时间：2011年3月— 7月民族大学数学与计算机学院一、背景和编写目的随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器，比如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。
本次设计的目的就是通过实践掌握数字电路的分析方法和设计方法，了解了解EDA技术和maxplus2软件并掌握VHDL硬件描述语言的设计方法和思想。
以数字电子技术基础为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。
通过对比较器的设计，巩固和综合运用所学知识，提高分析、解决计算机技术实际问题的独立工作能力。
比较器有2位数比较器，4位数比较器，8位数比较器等多种。
本课程设计就是两位数比较器，可以实现2位二进制数值的比较。
二、EDA和VHDL的介绍EDA技术EDA技术的概念EDA是电子设计自动化(E1echonics Des5p AM•toM60n)的缩写。
由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异。
从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。
EDA技术的特点采用可编程器件，通过设计芯片来实现系统功能。
采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。
由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。
数字电子技术基础课程设计报告书题目：2位数值比较器姓名：班级：指导教师：设计时间：2011年3月— 7月民族大学数学与计算机学院一、背景和编写目的随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器，比如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。
本次设计的目的就是通过实践掌握数字电路的分析方法和设计方法，了解了解EDA技术和maxplus2软件并掌握VHDL硬件描述语言的设计方法和思想。
以数字电子技术基础为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。
通过对比较器的设计，巩固和综合运用所学知识，提高分析、解决计算机技术实际问题的独立工作能力。
比较器有2位数比较器，4位数比较器，8位数比较器等多种。
本课程设计就是两位数比较器，可以实现2位二进制数值的比较。
二、EDA和VHDL的介绍EDA技术EDA技术的概念EDA是电子设计自动化(E1echonics Des5p AM•toM60n)的缩写。
由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异。
从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。
EDA技术的特点采用可编程器件，通过设计芯片来实现系统功能。
采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。
由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。
《数字电子》第01章在线测试剩余时间：56:26答题须知：1、本卷满分20分。
2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。
3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。
第一题、单项选择题（每题1分，5道题共5分）1、十进制数46所对应的二进制数为：A、010110B、01000110C、101110D、1101002、8421BCD码01110010所表示的十进制数是：A、72B、114C、32D、453、十六进制数A6E所对应的二进制数是：A、100001110B、011011111101C、101001101110D、106144、十六进制数2F所对应的十进制数为：A、00101111B、47C、64D、2155、逻辑代数中的变量，只有（）取值。
A、0和1两个B、0到9十个C、一个D、第二题、多项选择题（每题2分，5道题共10分）1、数字电路常用的用开关元件有：A、电感B、二极管C、三极管D、电阻E、场效应管F、电容2、数字电路三种最基本的逻辑运算包含：A、与非运算B、与运算C、或运算D、异或运算E、非运算3、异或运算是指：A、输入不同，输出为0B、输入不同，输出为1C、输入相同，输出为0D、输入相同，输出为14、或非运算的功能是：A、输入有1，输出为0B、输入有1，输出为1C、输入有0，输出为0D、输入全0，输出为1E、输入全0，输出为05、逻辑问题的描述方法有：A、真值表B、逻辑表达式C、逻辑图D、工作波形图第三题、判断题（每题1分，5道题共5分）1、按照电路结构和工作原理的不同分为：组合逻辑电路和时序逻辑电路。
正确错误2、（57）D＝（111001）B ＝（10001010）余3BCD正确错误3、Ｌ＝Ａ•Ｂ表示或运算正确错误4、BCD码是指用4位二进制代码来表示十进制数的十个数码。
正确错误5、余3BCD码是有权代码。
正确错误《数字电子》第02章在线测试剩余时间：56:12 答题须知：1、本卷满分20分。
集成电路设计论文论文题目：2位数值比较器姓名：陈英文学号：1020630126学院：机械与电子工程学院专业：电子科学与技术班级：10206301指导教师：蔡老师一、课程实验设计目的本次课程设计把重点放在电路的设计、制作和仿真上，熟悉在UNIX系统下Candencce软件的使用，掌握电路原理图的输入和编辑及电路的仿真。
在数字系统中，特别是在计算机中都需具有运算功能，一种简单的运算就是比较两个数A和B的大小。
用以对两数A、B的大小或是否相等进行比较的逻辑电路称为数值比较器。
比较结果有A>B、A<B以及A=B三种情况。
二、实验原理1.数值比较器分类1位数值比较器：比较输入的两个1位二进制数A、B的大小多为数值比较器：比较输入的两个多位二进制数A、B 的大小，比较时需从高位到低位逐位进行比较。
2. 1位数值比较器设输入的两个二进制数位A、B，输出比较的结果为Y(A>B）、Y(A<B）、Y(A=B）三种情况。
输出时为1，否则为0。
逻辑符号示意框图：Y(A>B）Y(A=B）Y(A<B）2.1 真值表如下：输入输出A B Y(A>B）Y(A=B）Y(A<B）0 0 0 1 00 1 0 0 11 0 1 0 01 1 0 1 02.2根据真值表可写出逻辑函数表达式为2.3 逻辑图如下所示：3. 2位数值比较器3.1 定义：比较两个2 位二进制数的大小的电路3.2 基础：2位数值比较器是在一位数值比较器上，加上3个与门和2个或门构成的。
3.3 输入：两个2位二进制数A=A1 A0 、B=B1 B03.4 原理：当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。
当高位相等时，两数的比较结果由低位比较的结果决定。
3.5 真值表3.6 根据真值表可写出逻辑函数表达式为FA>B = (A1>B1) + ( A1=B1)(A0>B0)FA<B = (A1<B1) + ( A1=B1)(A0<B0)0 0 10 1 01 0 0A0 > B0 A0 < B0 A0 = B0A1 = B1 A1 = B1 A1 = B1 0 1 0 × A1 < B1 01×A1 > B1 FA=B FA<B FA>B A0 B0 A1 B1 输 出输 入FA=B=(A1=B1)(A0=B0)3.7两位数值比较器逻辑图3.7 两位数值比较器逻辑图A 1B 1A 0B 01位数值比较器1位数值比较器A 1＞B 1A 1=B 1 A 1＜B 1 A 0＞B 0A 0=B 0 A 0＜B 0G 1 G 2 &&G 3 & ≥1≥1F A ＞BF A=BF A ＜B三、实验步骤1. 画原理图及创建符号1.1 调用cadence软件进入UNIX系统后，输入icfb 命令调用cadence软件。
《数字电子技术》复习题参考答案一、选择题1. 在数字电路中，用“1”表示高电平，用“0”表示低电平，称为( C )；（A）译码（B）编码（C）正逻辑（D）负逻辑2. AB（A+BC）化成最简式是（D）A、 AB、 BC、 A+BD、 AB3、以下说法正确的是：（A）A、将OC门输出端连在一起，再通过一个电阻接外电源，可以实现线与逻辑关系。
B、三态门的输出端可以连在一起，但不能构成数据总线。
C、将OC门输出端直接连在一起，可以实现线与逻辑关系。
D、三态门的输出端连在一起，再通过一个电阻接外电源，构成数据总线。
4、全加器有3个输入端A B C，其中C为低位进位,输出端有S和CO，S表示本位和,CO 表示向高位进位,如果输入A=1 B=1 C=1 则S和CO 各等于 ( C )A S=0 CO=1B S=1 CO=0C S=1 CO=1D S=0 CO=05、数据选择器输入端D0D1D2D3，控制端 A1A若A1A=10，则哪个输入端的数据可以输出( C )A D0B D1C D2D D36、T'触发器的特性方程是( A )A Q n+1 =nQ B Q n+1=1 C Q n+1=0 D Q n+1= T'7、有一组代码需要暂时存放，应该选用（B）A、计数器B、寄存器C、译码器D、全加器8、有关单稳态触发器的说法错误的是：（ D ）A、它有一个稳态和一个暂稳态B、在外来触发脉冲作用下，能从稳态翻转到暂稳态C、暂稳态维持一段时间后，将自动返回稳态。
D、它有两个稳定状态9、触发器复位端R和置位端S的关系正确的是（B）A、两者同时有效B、不可能两者同时有效C、复位就是置位D、难以判断10、十进制数63的8421BCD码是（ C ）（A）10000000 （B）00111111（C）01100011 （D）0101001111、十进制数256的8421BCD码是（D）（A ）10000000 （B ）011001000110 （C ）01111111 （D ）00100101011012. 逻辑函数C A AB Y +=的最简与非—与非式为（ D ） （A ）C A AB （B ）AC AB （C ）AC B A （D ）C A AB 13、已知函数()Y A BC DE =+，其反演式为（ B ） （A ）E D BC A Y )(+= （B ） E D C B A Y +++=)( （C ）E D ABC Y ++= （D ）E D C B A Y +++=)(14、 在下图所示 6个电路中，能实现CD AB Y +=的电路是（ D 、E ） （A ） （B ） （C ） （D ）15、以下不属于CMOS 集成芯片的是（ C ）（A ） C663 （B ）CC4043 （C ）74LS47 （D ）74HC152 16、以下说法错误的是（ B ） （A ） 寄存器属于时序逻辑电路； （B ） 读/写存储器简称为ROM ；（C ） 基本寄存器只能采用并入并出的数据传送方式； （D ） 移位寄存器的存储单元只能用边沿触发器构成.17、欲将频率为f 的正弦波转换成为同频率的矩形脉冲，应选用（ C ）（A ）多谐振荡器 （B ）T ’型触发器 （C ）施密特触发器 （D ）单稳态触发器 18、存储容量为81024⨯位的RAM ，需要的地址码的位数为（ B ） （A ）3 （B ）10 （C ）13 （D ）8019、以下可以用来构成计数器的是（ D ）【注：本题最好改成“不能构成同步触发器的是（ A ）】（A ）基本RS 触发器 （B ）主从RS 触发器 （C ）同步D 锁存器 （D ）边沿JK 触发器20、如图1-10所示组合电路中，Y=（ B ）（A ）B A AB +（B ）B A B A +（C ）AB（D ）B A 图1-10二、填空题1. =2)11000011(___195_____10 (10110101)2 = (181)10=10)222( 11011110 2 (129)10 = (10000001)2（11001）2= （ ）10 （254）10=（ ）8421BCD 2. 在数字电路中，用“0”表示高电平，用“1”表示低电平，则称为__负__逻辑； 3. 逻辑函数的表示方法包括：真值表、卡诺图、逻辑表达式、逻辑图和__波形图__； 4. 时序逻辑电路的基本组成单元是____触发器_____； 5. 已知函数()Y A BC DE =+，其反演式E D C B A Y +++=)(； 6. T '触发器的特性方程为：n n Q Q =+1；7. 如左下图所示的TTL 电路，其输出信号Y=AB ；8. 如右上图所示电路中，若A=0、B=1，则Q= 1__；9. 用555定时器构成的单稳态触发器中，Ω=600R ，F C μ01.0=，则W t =S μ6.6； 10. 用555定时器构成的多谐振荡器中，Ω==k R R 121，F C μ1=，则输出电压的占空比q=_2/3_；11. 逻辑函数C A AB Y +=的最简与非—与非式为C A AB ； 12. 化简=+++=D C B A C B A Y A+B+C+D__； 13. T 触发器的特性方程为：n n Q T Q ⊕=+1；AY14. 逻辑函数的卡诺图如右下图所示，它的最简与或式是D B C B D A ++；15.用555定时器构成的施密特触发器，作阈值探测器，要求能将输入信号中幅值大于5V 的脉冲信号都检测出来，则电源电压CC V 应为__7.5__V ；16.用555定时器构成的多谐振荡器中，Ω==k R R 121，F C μ1=，则输出电压的频率f = 0.44 KHZ ；17.、同或门的表达式是 ( Y=A ⊙B=AB B A + ) 18、正的“或非”门也就是负（ 与非 ）门19、通常所说的三态门，是指哪3种状态？（ 0 态、1态、高阻态 ）20、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（ OC 门 ），能实现总线连接的门为（ 三态门 ）21、一个二进制编码器若需要对12个输入信号进行编码，则需要采用（ 4 ）位二进制代码。
数字电子技术基础课程设计报告书题目：2位数值比较器姓名：班级：指导教师：设计时间：2011年3月— 7月民族大学数学与计算机学院一、背景和编写目的随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器，比如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。
本次设计的目的就是通过实践掌握数字电路的分析方法和设计方法，了解了解EDA技术和maxplus2软件并掌握VHDL硬件描述语言的设计方法和思想。
以数字电子技术基础为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。
通过对比较器的设计，巩固和综合运用所学知识，提高分析、解决计算机技术实际问题的独立工作能力。
比较器有2位数比较器，4位数比较器，8位数比较器等多种。
本课程设计就是两位数比较器，可以实现2位二进制数值的比较。
二、EDA和VHDL的介绍EDA技术EDA技术的概念EDA是电子设计自动化(E1echonics Des5p AM•toM60n)的缩写。
由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异。
从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。
EDA技术的特点采用可编程器件，通过设计芯片来实现系统功能。
采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。
由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。
并且可减少芯片的数量，缩小系统体积，降低能源消耗，提高了系统的性能和可靠性。
能全方位地利用计算机自动设计、仿真和调试。
VHDL语言VHDL语言的简介VHDL语言是一种用于电路设计的高级的硬件描述语言。
其主要是应用在数字电路的设计中。
在一些实力较为雄厚的单位，它常被用来设计ASIC。
VHDL主要用于描述数字系统的结构，行为，功能和接口。
除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。
VHDL的程序结构特点是将一项工程设计分成外部和内部，既涉及实体的内部功能和算法完成部分。
在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。
这种将设计实体分成内外部分的概念是VHDL系统设计的基本点.与其他硬件描述语言相比，VHDL的特点：1、功能强大、设计灵活：它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。
VHDL支持同步电路、异步电路和随机电路的设计。
VHDL支持自底向上的设计，又支持自顶向下的设计。
2、支持广泛、易于修改：大多数EDA工具几乎都支持VHDL，故在硬件电路设计过程中，主要的设计文件是用VHDL编写的源代码，因为VHDL易读和结构化，所以易于修改设计。
3、强大的系统硬件描述能力VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。
而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。
另外，VHDL支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。
VHDL还支持预定义的和自定义的数据类型。
此外还有独立于器件的设计、很强的移植能力、易于共享和复用等特点。
三、系统组成数据输入端|：A1,B1,A0,B0输出端口：1，2，3四、硬件设计a、输入2位二进制数值分别用A1、B1、A0、B0表示b、输出用1、2、3表示，其中1、2、3分别代表结果是A>B、A=B、A<B。
2位数值比较器以及逻辑图如下：电路说明：A、B是两B1个二位二进制数A1A0和B1B0，进行比较时首先比较高位即A1和B0，如果A1>B1，则不管其他位数码为何值，一定有A>B。
反之，A1<B1，则不管其他位数码为何值，一定有A<B，如果，A1=B1,就比较下一位A0和B0，若A0>B0则有A>B；若A0<B0则有A<B，否则是A=B。
根据上诉，可得A>B、A<B、A=B的逻辑函数式为：Y(A>B)=A1*B1′+（A1⊙B1）A0*B0′*I(A>B);Y(A<B)= A1′*B1+（A1⊙B1）A0′*B0*I(A<B);Y(A=B)= A1⊙B1）*（A0⊙B0）*I(A=B)。
其中I(A>B)、I(A<B)、I(A=B)都是来自低位的比较结果。
以下是具体的真值表备注：输出中的1、2、3分别代表A>B、A=B、A<B五、软件编程系统工作软件流程1）打开Max+plusII,进入编辑环境，如下图：2）新建文本文件，选择Text Editor file：如下图：3）点击ok进入文本编辑系统，输入源程序，如下图所示：4）建立工程，然后看编译是否有错误，直到通过编译为止：5）仿真建立波形文件：程序代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;entity Comp isport (A1 : in std_logic;B1 : in std_logic;A0 : in std_logic;B0 : in std_logic;AsmallerB : out std_logic;AbiggerB : out std_logic;AequalB : out std_logic);end Comp;architecture RTL of Comp issignal S_TMP : std_logic_vector(3 downto 0);beginS_TMP <= A1 & B1 & A0 & B0;process (S_TMP) begincase (S_TMP) iswhen "0000" => AsmallerB <= '0';AbiggerB <= '0';AequalB <= '1';when "0001" => AsmallerB <= '1';AbiggerB <= '0';AequalB <= '0';when "0010" => AsmallerB <= '0';AbiggerB <= '1';AequalB <= '0';when "0011" => AsmallerB <= '0';AbiggerB <= '0';AequalB <= '1';when "0100" => AsmallerB <= '1';AbiggerB <= '0';AequalB <= '0';when "0101" => AsmallerB <= '1';AbiggerB <= '0';AequalB <= '0';when "0110" => AsmallerB <= '1';AbiggerB <= '0';AequalB <= '0';when "0111" => AsmallerB <= '1';AbiggerB <= '0';AequalB <= '0';when "1000" => AsmallerB <= '0';AbiggerB <= '1';AequalB <= '0';when "1001" => AsmallerB <= '0';AbiggerB <= '1';AequalB <= '0';when "1010" => AsmallerB <= '0';AbiggerB <= '1';AequalB <= '0';when "1011" => AsmallerB <= '0';AbiggerB <= '1';AequalB <= '0';when "1100" => AsmallerB <= '0';AbiggerB <= '0';AequalB <= '1';when "1101" => AsmallerB <= '1';AbiggerB <= '0';AequalB <= '0';when "1110" => AsmallerB <= '0';AbiggerB <= '1';AequalB <= '0';when "1111" => AsmallerB <= '0';AbiggerB <= '0';AequalB <= '1';when others => AsmallerB <= '0';AbiggerB <= '0';AequalB <= '0';end case;end process;end RTL;运行仿真：仿真结果：六、系统调试1),软件打不开，解决办法把license.dat的文件拷贝到安装目录下面，2）逻辑图显示node missing source 错误，解决办法是把输入端口的名字改了，3）仿真结果总是出不来，解决的办法是单击Max+plus下拉菜单下面的Simulator，而不是直接点击运行。
