当前位置：文档之家 › 数字电路第4章(4数据选择器及数值比较器)_2

数字电路第4章(4数据选择器及数值比较器)_2

  • 格式：ppt
  • 大小：1.44 MB
  • 文档页数：37

下载文档原格式

  / 37

合集下载

第四章4.3数据选择器、数值比较器

第四章4.3数据选择器、数值比较器

逻辑图
2. 两位数值比较器
真值表
输 入 输 出
A1 B1 A1 ＞B1 A1 ＜ B1 A1 = B1 A1 = B1 A1 = B1
A0
B0
× × A0 ＞B0 A0 ＜B0 A0 = B0
FA＞B F A＜B FA= B 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1
4.4.2 集成数值比较器 1. 集成数值比较器 集成数值比较器74LS85 的功能 功能表
功能说明：表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和 功能说明：表中的输入变量包括 A与B的比较结果，A>B、A<B和A=B。A与B是另外两个低位数，设置低 与 的比较结果 的比较结果， 是另外两个低位数， 和 与 是另外两个低位数 位数比较结果输入端，是为了能与其它数值比较器连接， 位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位 数的数值比较器； 个输出信号 个输出信号: 数的数值比较器；3个输出信号 FA＞B、FA＜B、和FA ＝ B 分别表示本级的比 较结果。 较结果。
IA>B IA < IA=B A'>B' A'<B'B A'=B'
× × × × × × × × 1 0 0 × × × × × × × × 0 1 0 × × × × × × × × 0 0 1
FA>B A<B BA=B A>B FA < FA=B
1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1
i =0 7
的与或表达式， Y是C、B、A和输入数据 0~D7的与或表达式，即 是 、 、 和输入数据 和输入数据D

《数字电子技术基础》第五版：第四章 组合逻辑电路

《数字电子技术基础》第五版：第四章 组合逻辑电路

74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元

数字电子技术基础 第4章

数字电子技术基础 第4章

在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器

1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述


数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点


任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法

最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：


1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法

数字电路4数据选择器及数值比较器

数字电路4数据选择器及数值比较器

A0 D10 D11 D12
(1 2
D13
)
S1
1 A
由4选1数据选择器实现
(2) 由8选1数据选择器实现 先将所给逻辑函数写成最小项之和形式，即
Y AB AC ABC ABC AB(C C) AC(B B) ABC ABC ABC ABC ABC ABC ABC ABC 1• ABC 0 • ABC 0 • ABC 0 • ABC
0 D0 D1 D3 D2 1 D4 D5 D7 D6
(3)比较逻辑函数 Y 和 Y 的卡诺图
设 Y = Y 、A = A2、B = A1、C = A0
对比两张卡诺图后得：
D0 D3
= =
D1 = D5 =
D2 = D4 = D6 = D7 =
0 1
(4)画连线图 与代数法所得图相同
用数据选择器实现组合逻辑电路（2）
Y1：输出端
S'1 : 附加控制端
输出端的逻辑式为：
Y1
[D10 A1A0
D11 A1A0
D12 A1 A0
D13
A 1
A0 ]S1
Y1
[D10 A1A0
D11 A1A0
D12 A1 A0
D13
A 1
A0 ]S1
其真值表如下表所示：
Y1 的卡诺图
S1 A1 A0 Y1 1 ×× 0
0 0 0 D10 0 0 1 D11 0 1 0 D12 0 1 1 D13
(2) 具有n 位地址输入的数据选择器，可以产生(n+1) 变量的组合逻辑函数。
例如：对于4选1数据选择器，在S'1＝0时，输出 与输入的逻辑式为:
Y1 D0(A1A0 ) D1(A1A0 ) D2(A1A0 ) D3(A1A0 ) D0m0 D1m1 D2m2 D3m3

数字电子技术基础教材第四章答案

数字电子技术基础教材第四章答案

习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。

解:图(a):;;真值表如下表所示:其功能为一位比较器。

A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。

图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。

图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。

解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。

试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。

解:该电路得输入为,输出为。

真值表如下:由此可得:完成二进制至格雷码得转换。

完成格雷码至二进制得转换。

4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。

试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。

解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。

4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。

解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。

灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。

试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。

解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。

电子技术基础 数字部分第十一讲——第四章4-4-4比较器运算电路

电子技术基础 数字部分第十一讲——第四章4-4-4比较器运算电路
A1 > B1 × 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 A1 < B1 × A1 = B1 A0 > B0 A1 = B1 A0 < B0 A1 = B1 A0 = B0
FA>B = (A1>B1) + ( A1=B1)(A0>B0) FA<B = (A1<B1) + ( A1=B1)(A0<B0) FA=B=(A1=B1)(A0=B0)
A1 B1
A2 B2
A3 B3
IA＞B IA＜B IA=B F A=B C0 低位片 FA＜B FA＞B
C1 高位片 FA＜B FA＞B
IA=B F A=B
FA=B
FA＜B
FA＞B
输出
8
采用串联扩展方式数值比较器
用四片74LS85组成16位数值比较器（串联扩展方式）。
B3A3~B0A0
A0 B 0 A1 B 1 A2 B 2 A3 B 3
11
Si
B
（1） 1位半加器（Half Adder）
不考虑低位进位，将两个1位二进制数A、B相加的器件。 • 半加器的真值表
A B
S = A B =1 半加器的真值表
• 逻辑表达式
A
0 1
B
0 0
&
S
0 1
C
0
C=AB 0
S = AB+ AB C = AB
如用与非门实现最少要几个门?
0
1
1
1
1
0
A B Ci CO
A B
CO
A B Ci
S Co
AB
( A B)Ci

第四章组合逻辑电路习题

第四章组合逻辑电路一、填空题1、根据逻辑功能的不同特点，可将数字电路分成两大类：一类称为组合逻辑电路，另一类称为电路。

2、分析组合逻辑电路时，一般根据图写出逻辑函数表达式。

3、用门电路设计组合逻辑电路时，通常根据设计要求列出，再写出输出逻辑函数表达式。

4、组合逻辑电路的特点是输出状态只与，与电路原来的状态，其基本单元电路是。

5、译码器按功能的不同分为三种，，。

6、是编码的逆过程。

7、数据选择器是在的作用下，从中选择作为输出的组合逻辑电路。

8、2n选1数据选择器有位地址码。

9、8选1数据选择器在所有输入数据都为1时，其输出标准与-或表达式共有个最小项。

如所有输入数据都为0时，则输出为。

10、全加器有3个输入端，它们分别为，，和；输出端有2个，分别为、。

11、半导体数码显示器的内部接法有两种形式：共接法和共接法。

12、BCD-七段译码器/驱动器输出高电平有效时，用来驱动极数码管；如输出低电平有效时，用来驱动极数码管。

13、数据选择器只能用来实现输出逻辑函数，而二进制译码器不但可用来实现输出逻辑函数，而且还可用来实现输出逻辑函数。

14、在组合逻辑电路中，消除竞争冒险现象的主要方法有，，，。

二、判断题（）1、模拟量是连续的，数字量是离散的，所以模拟电路的精度要高于数字电路。

（）2、数据选择器是将一个输入数据分配到多个指定输出端的电路。

（）3、数值比较器是用于比较两组二进制数大小或相等的电路。

（）4、优先编码器只对多个输入编码信号中优先权最高的信号进行编码。

（）5、加法器是用于对两组二进制数进行比较的电路。

（）6、具有记忆功能的电路不是组合逻辑电路。

（）7、译码器的作用就是将输入的二进制代码译成特定的信号输出。

（）8、全加器只用于对两个一位二进制数相加。

（）9、数据选择器根据地址码的不同从多路输入数据中选择其中一路输出。

（）10、在任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。

实验四 数据选择器及其应用

学生实验报告系别电子工程学院课程名称数字电子技术实验班级11通信1班实验名称数据选择器及其应用姓名钟伟纯实验时间2012年11月15日学号201141302114 指导教师张宗念报告内容一、实验目的和任务1、掌握数据选择器的逻辑功能和使用方法。

2、学习用数据选择器构成组合逻辑电路的方法。

二、实验原理介绍数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。

实现数据选择功能的逻辑电路称为数据选择器。

它的功能相当于一个多个输入的单刀多掷开关，其示意图如下：图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中一路数据送至输出端Q。

1、八选一数据选择器74LS15174LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0~D7这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端WN。

其引脚图如下图11-2所示，功能表如下表11-1所示，功能表中‘H’表示逻辑高电平；‘L’表示逻辑低电平；‘×’表示逻辑高电平或低电平：图11-2 74LS151的引脚图表表11-1 74LS151的功能表2、双四选一数据选择器74LS15374LS153数据选择器有两个完全独立的4选1数据选择器，每个数据选择器有4个数据输入端I0~I3，2个地址输入端S0、S1，1个使能控制端E和一个输出端Z，它们的功能表如表11-2，引脚逻辑图如图11-3所示。

其中，EA、EB使能控制端（1、15脚）分别为A路和B路的选通信号，I0~I3为四个数据输入端，ZA（7脚）、ZB（9脚）分别为两路的输出端。

S0、S1为地址信号，8脚为GND，16脚为V CC。

3、用74LS151组成16选1数据选择器用低三位A2A1A0作每片74LS151的片内地址码, 用高位A3作两片74LS151的片选信号。

当A3=0时，选中74LS151(1)工作, 74LS151(2)禁止；当A3=1时，选中74LS151(2)工作, 74LS151(1)禁止，如下图所示。

第四章 数据选择器数值比较器、加法器竞争冒险PPT课件


2
4.3.3 数据选择器
…
Am A0 选择端(地
址信号)
输 D0 入 D1
数
据 Dn
…
Y
输 出
数
据
E 使能端
使能端 E : 控制芯片的工作情况
逻辑 关系
输入
控制端
选择端
2选1：A0 4选1：A1 A0
（输入地址代码） 8选1：A2 A1 A0
输入数据：D1 D0 ; D3 D2 D1 D0 ;
输出： Y =Di 。 D7 D6 D5 D4D3 D2 D1D0 ；
通道2
01010100110101数01据01输01出0101010101
通道3 通道3
通道选择 信号
【思考】：比较数据分 配器与数据选择器两者 的异同。
1
4.3.3 数据选择器
地址信号 A0 A1
输 D3 入 D2 信 D1 号 D0
输 W出
信 号
数据选择 器类似一 个多掷开 关。选择 哪一路信 号由相应 的一组地 址信号控 制。254.3.3 数据选择器
比较上面两式，令: A2＝A，A1＝B， A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1
故其外部接线图如图所示
Y
A
A2
Y
Y’
B
A1
74HC 151
S
C
A0 D0 D1 D2 D3 D4 D5 D6 D7
0
1
由8选一数据选择器实现所给逻辑函数的电路连线
26
逻辑符号
图4.3.26 半加器得逻辑电路及逻辑符号
33
2. 全加器
输入 输出 A B CI S CO
全加器除了加数和被加数外， 0 0 0 0 0

数字电子技术习题答案

习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。

数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。

2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。

3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。

4.(30.25)10=( 11110.01)2=( 1E.4)16。

(3AB6)16=( 0011101010110110)2=(35266)8。

(136.27)10=( 10001000.0100)2=( 88.4)16。

5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。

8.二进制数的1和0代表一个事物的两种不同逻辑状态。

9.在二进制数的前面增加一位符号位。

符号位为0表示正数；符号位为1表示负数。

这种表示法称为原码。

10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。

11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。

12.在二进制数的前面增加一位符号位。

符号位为0表示正数；符号位为1表示负数。

正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。

负数的补码即为它的反码在最低位加1形成。

补码再补是原码。

13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D m1 m2 m4 m7 ABC I ABC I ABC I ABCI A BC I A BC I A BC I A BCI
A 0 0 0 0 1 1 1 1 B CI 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 D CO 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1
用数据选择器实现组合逻辑电路（3）
（3）具有n 位地址输入的数据选择器，附加一些门电 路可以产生大于（n＋1）变量的组合逻辑函数。 例如：对于4变量逻辑函数： F=A'B'C+A'BC'D+AB'C'D'+ABCD
与4选1选择器输出函数比较： Y=A'1A'0∙D0+A'1A0∙D1+A1A'0∙D2+A1A0∙D3
CO m1 m2 m3 m7 ABC I ABC I ABCI ABCI 0 BC I A BC I A BC I 1 BCI
D m1 m2 m4 m7 ABC I ABC I ABC I ABCI A BC I A BC I A BC I A BCI
CO m1 m2 m3 m7 ABC I ABC I ABCI ABCI 0 BC I A BC I A BC I 1 BCI
Y1＝D10 A1 A0 D11 A1 A0 D12 A1 A0 D13 A1 A0
比较，令：
A1 B, A0 C I , D10 D13 A, D11 D12 A D20 0, D21 D22 A, D23 1
A1 B, A0 C I , D10 D13 A, D11 D12 A D20 0, D21 D22 A, D23 1
第四章 组合逻辑电路
本章主要内容
4.1 概述
4.2 组合逻辑电路的分析和设计
4.3 若干常用的组合逻辑电路
4.4 组合逻辑电路中的竞争－冒险现象
§4.3 常用的组合逻辑电路
MSI组合部件具有功能强、兼容性好、体积小、 功耗低、使用灵活等优点，因此得到广泛应用。本 节介绍几种典型MSI组合逻辑部件的功能及应用：
D0 D1 D2 D3 0 A1 1 A0
多路输入
Y 1 Y=D
一路输出
地址码输入
常用2选1、4选1、8选1和16选1等数据选择器。 数据选择器的输入信号个数N与地址码个数n的关系为N = 2n
以双4选1数据选 择器74HC153为 例说明数据选择 器的工作原理
逻辑图形符号
其中对于一个数据选择器：
若将A1、A0作为两个输入变量，D0～D3为第三 个变量的输入或其他形式，则可由4选1数据选择器实 现任何3变量的组合逻辑函数。（逻辑函数产生器）
例2. 分别用4选1和8选1数据选择器实现逻辑函数
Y AB AC ABC ABC
解：（1）用4选1（四路）数据选择器实现 若将B、C作为地址输入端，A、A„、1或0作为各 数据的输入端，将逻辑函数转化为“与或”形式，要 求：每个与项必须包含每个地址输入端： Y AB(C C ) AC ( B B) ABC ABC ABC ABC ABC ABC ABC ABC ( A A) BC A BC A BC A BC 1 BC A BC A BC A BC
将得到的函数式与8选1数据选择器输出逻辑式比较：
Y ( A2 A1 A0 ) D0 ( A2 A1 A0 ) D1 ( A2 A1 A0 ) D2 ( A2 A1 A0 ) D3 ( A2 A1 A0 ) D ( A2 A1 A0 ) D5 ( A2 A1 A0 ) D6 ( A2 A1 A0 ) D7
例：试用数据选择器实现函数 Y = AB + AC + BC 。
代数法求解 解：(1)选择数据选择器 Y为三变量函数，故选用8选1数据选择器（74LS151） (2)写出逻辑函数的最小项表达式 Y = AB + AC + BC = A'BC + AB'C + ABC' + ABC = m3 + m5 + m6 + m7 (3)写出数据选择器的输出表达式 Y = m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6 +m7D7 (4)比较两式中最小项的对应关系 令 A = A2 ，B = A1 ，C = A0 应令： 0 = D1 = D2 = D4= 0， D3 = D5 = D6 = D7 = 1 D
★ ★ ★ ★ ★
编码器 译码器 数据选择器（多路选择器）、数据分配器 算术逻辑运算单元 数值比较器
数据选择器
工作原理：
数据选择器就是在数字信号的传输过程中，从一组 数据中选出某一个送到输出端，也叫多路开关。
又称多路选择器(Multiplexer，简称MUX)或多路开关。
数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路. 4 选 1 数据选择器工作示意图
(5)画连线图
即可得输出函数
Y
ST' A B C 0 A2 A1 A0
Y 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 1
卡诺图法求解
解： (1)选择数据选择器
选用 74LS151 A1A0 Y' 的卡诺图 A2 00 01 11 10 0 D0 D1 D3 D2
(2)画出Y 和数据选择器输出Y' 的卡诺图 BC A 0 1 Y的卡诺图 00 01 11 10 0 0 1 1 1 0 1
(2) 双 “4选1”数据选择器可以提供8个数据输入端； (3) “4选1”数据选择器只有2位地址输入，故需要利用 S做为第3位地址输入端。
解：如图连接方式， (1)当 A2=0 时， ★地址范围：000 ~ 011 ★上边选择器工作;通过 地址A1A0从D0~D3中选 择一个数据经Y1输出。 ★下边选择器被禁止， 输出Y2为低电平。 (2) 当A2=1时， ★地址范围：100 ~ 111 ★下边选择器工作; 通过地址A1A0 从D4~D7中选择一个数 据经Y2 输出。 ★上边选择器被禁止，输出Y1为低电平。 综上所说：8选1数据选择器的输出 Y=Y1+Y2
其真值表如下表所示： S1 1 0 0 0 0 A1 × 0 0 1 1 A0 × 0 1 0 1 Y1 0 D10 D11 D12 D13
Y1 的卡诺图 A0
A1
0
1
0 D0 D1 1 D2 D3
(1)当S'1=1时，数据选择器被禁止，输出封锁为低电平；
(2)当S„1=0时，数据选择器工作；
例1. 试用双4选1数据选择器74HC153组成8选1数据 选择器。 分析: (1) “8选1”数据选择器需要3位地址码，8个输入端，1 个输出端，输出端的逻辑式为：
故其外部接线图如图所示：
Y A B C A2 A1 Y 74HC151 W
S A0 D 0 D1 D2 D3 D4 D5 D6 D7
0
1
由8选1数据选择器实现
例3.试用双4选1数据选择器74HC153构成全减器，设A 为被减数，B为减数，CI为低位的借位，D为差，CO为 向高位的借位。 解：全减器的真值表为 输出端的逻辑式为
用数据选择器实现组合逻辑函数（1）
(1) 具有n位地址输入的数据选择器，可实现(不大于) n变量的任何形式组合逻辑函数。
由于数据选择器在输入数据全部为 1 时，输出为地址 输入变量全体最小项的和。
例如:4选1数据选择器的输出: Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 当 D0 = D1 = D2 = D3 = 1 时，Y = m0 + m1+ m2 + m3 。 当 D0 ~ D3 为0、1的不同组合时，Y 可输出不同的最小项 表达式。 而任何一个逻辑函数都可表示成最小项表达式.因此,当逻 辑函数的变量个数和数据选择器的地址输入变量个数相同时， 可直接将逻辑函数输入变量有序地接数据选择器的地址输入 端。
Y ( A2 A1 A0 ) D0 ( A2 A1 A0 ) D1 ( A2 A1 A0 ) D2 ( A2 A1 A0 ) D3 ( A2 A1 A0 ) D ( A2 A1 A0 ) D5 ( A2 A1 A0 ) D6 ( A2 A1 A0 ) D7
则电路的连线图如图所示：
D A1 A0 Y1 74LS153(1) D10 D11 D12 D13 S1 Co Y2 74LS153(2) D20 D21 D22 D23 S2
1
B CI
A
用数据选择器实现组合逻辑电路（3）
上述两种方法：n位地址的数据选择器可以实现任何 变量个数为(n+1)以下的逻辑函数。 问：n 位地址的数据选择器是否可以实现变量个数超 过(n+1) 的复杂逻辑函数？
D10 ~ D13 : 数据输入端
A1、A0 : 选通地址输入端
Y1：输出端 S' : 附加控制端 1
输出端的逻辑式为：
Y1 [ D10 A1 A0 D11 A1 A0 D12 A1 A0 D13 A1 A0 ]S1
Y1 [ D10 A1 A0 D11 A1 A0 D12 A1 A0 D13 A1 A0 ]S1
(2) 具有n 位地址输入的数据选择器，可以产生(n+1) 变量的组合逻辑函数。