4位数值比较器设计
- 格式:doc
- 大小:177.00 KB
- 文档页数:15
BCD-7段译码器一、电路图a=A0A1'A2'A3'+A0'A1'A2A3'=A1'A3'(A0异或A2) (其中撇号’表示“非”)b=A3'A2A1'A0+A3'A2A1A0'=A3'A2(A1异或A0)c=A3'A2'A1A0'd=A3'A2'A1'A0+A3'A2A1A0+A3'A2A1'A0'e=(A2+A1+A0)(A1'+A0)f=A3'A2'A1'A0+A3'A2A1A0+A3'A2'A1g=A3'A2'A1'+A3'A2A1A0二、实验结果a)仿真结果{A3,A2,A1,A0}取遍0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,结果均符合要求。
b)在实际FPGA中实验结果:符合要求。
三、结果分析a)输入值范围在0000-1001之间时,可以实现BCD码转7段显示码功能。
但在输入值超出范围时将显示乱码。
若不允许乱码出现,可将卡诺图中的不确定性项d全部改为需要的值,以提示输入错误或不显示任何内容。
但这将使电路规模大幅增加。
b)关键路径含3级门。
其中a,b使用了异或门,但异或门的输入均为原变量。
通过异或门的路径最多只需通过2级逻辑门。
若全部改用与门、或门,则必须有反变量输入,使a,b的关键路径仍然含有3级门,因此不能提升速度,但每个函数必需的带宽都将从4增加为8。
如果与门、或门过剩,异或门不足,且带宽不是制造过程中的制约因素,则更适宜使用与门、或门。
由以上可知,使用异或门可以避免反变量输入,节约1级非门的相应时间,节约带宽。
d函数在卡诺图的分布导致其无法很好化简,因此将占用较多带宽。
四位数值比较器详细设计方案1.四位比较器简介:四位数值比较器是一个有多个输入和多个输出组合逻辑电路,在数字系统中有着广泛的应用。
它通过比较两个四位二进制数的值,以产生不同的输出结果。
本设计兼容数字电路中常用的74HC85数值比较器。
74HC85是4位数值比较器,其功能如表1所示,输入端包括A3~A0与B3~B0,输出端为FA>B、FA<B、FA=B,以及扩展输入端为IA>B、IA <B和IA=B。
扩展输入端与其他数值比较器的输出连接,以便组成位数更多的数值比较器。
2.四位比较器方案规格:四位数进行比较,输出比较结果。
3.四位比较器方案目的:1、使学生了解四位比较器。
2、使学生掌握四位比较器设计方法。
4.使用方法:KEY2 KEY1按键作为B1 B0输入,KEY4 KEY3按键作为A1 A0输入,3个LED(LED3 LED2 LED1)Fa>b、Fa<b、Fa=b指示,下载到FP GA上面,可以看到默认时候LED1发光,代表Fa=b,当KEY2或者K EY1按下时候LED3亮,代表A<B,当KEY4或者KEY3按下时候LED 2亮,代表A>B。
5.四位比较器硬件方案:6.四位比较器实现原理74HC85是4位数值比较器,其功能如表1所示,输入端包括A3~A0与B3~B0,输出端为FA>B、FA<B、FA=B,以及扩展输入端为IA>B、IA <B和IA=B。
扩展输入端与其他数值比较器的输出连接,以便组成位数更多的数值比较器。
其逻辑符号如图1所示。
7.Verilog HDL源代码Verilog HDL代码为:module compare4(input [3:0] a_in, // 第一个4位比较值input [3:0] b_in, // 第二个4位比较值input [2:0] i_in, // 扩展输入端output reg [2:0] f_out // 比较结果输出端);//******************************************************************** **********// 模块名称:4位比较器模块// 功能描述:完成4位比较器的功能//******************************************************************** **********always@( a_in or b_in or i_in ) beginif ( a_in > b_in )f_out = 3'b100; // 输出a大于belse if( a_in < b_in )f_out = 3'b010; // 输出a小于belse begincase( i_in )3'b000:f_out = 3'b110;3'b010:f_out = 3'b010; // 输出a小于b3'b100:f_out = 3'b100; // 输出a大于b3'b110:f_out = 3'b000;default:f_out = 3'b001; // 输出a等于bendcaseendendendmodule8.日积月累思考其他控制发光二极管放光的办法。
4位数值比较器设计电子技术课程设计报告题目: 4位数值比较器设计学生姓名:学生学号:年级:专业:班级:指导教师:机械与电气工程学院制2016年11月4位数值比较器设计机械与电气工程学院:自动化专业1.课程设计的任务与要求1.1 课程设计的任务采用Multisim 12.0软件实现4位数值比较器的设计与仿真。
1.2 课程设计的要求(1)设计一个4位数值比较器的电路,对两个4位二进制进行比较。
(2)采用74Ls85集成数值比较器。
(3)要有仿真效果及现象或数据分析。
2.四位数值比较器设计方案制定2.1 四位数值比较器工作的原理对两个4位二进制数A3A2A1A0与B3B2B1B0进行比较。
从A的最高位A3和B的最高位B3进行比较,如果他们不相等,则该位的比较结果可以作为两数的比较结果。
若最高位A3=B3,则再比较次高位A2=B2,余此类推。
如果两数相等,那么,必须将进行到最低位才能得到结果。
可以知道:FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1+FA3=B3FA2=B2FA1=B2FA0 >B0+FA3=B3FA2=B2FA1=B1FA0=B0IA>B (2-1)FA<B=FA3<B3+FA3=B3FA2<B2+FA3=B3FA2=B2FA1<B1+FA3=B3FA2=B2FA1=B2FA0<B0+FA3=B3FA2=B2FA1=B1FA0=B0IA<B (2-2)FA=B=FA3=B3FA2=B2FA1=B1FA0=B0IA=B (2-3)IA>B 、IA<B 和IA=B 称为扩展输入端,是来自地位的比较结果。
扩展输入端与其他数值比较器的输出连接,以便组成位数更多的书值比较器。
若仅对4位数进行比较时,IA>B 、IA<B 、IA=B 进行适当处理,IA>B=IA<B=0,IA=B=1。
X X大学课程设计题目 4位数值比较器学院 X学院专业 XXX 班级 XXX 学生 XXX 学号 200000000 指导教师 XXX二〇一〇年十二月二十七日摘要随着时代的进步,社会的发展,科学技术的进步,我们会在很多地方用到比较器。
例如,在体育竞技场地对一些选手的成绩进行比较,选出他们中的成绩优异者;我们为了比较一下不同物品的参数,我们可以利用一些科学技术来实现这些功能,使得我们的工作效率得以提高,减少了我们认为的工作量。
我们可以根据不同的需要来制造出不同类型的比较器。
我们可以利用一些我们所学的知识,利用一些简单的二极管、三极管、MOS管的开关特性来组成各种门电路的基本开关元件。
我们再利用这些元件组成比较器的组合逻辑电路。
根据不同的需要,来用不同的方法来连接元件实现不同的功能。
我们可以实现1位数比较器,2位数比较器,4位数比较器,8位数比较器等多种比较器。
关键词门电路;开关元件;比较器;逻辑电路;目录摘要 (1)1 前言.................................................................. ................ .. (3)1.1CMOS组成的门 (3)1.1.1C M O S组成的非门 (4)1.1.2C M O S组成的与非门 (4)1.2位数比较器 (5)24位数比较器 (7)2.1 原理框图 (7)2.2 逻辑电路图 (8)2.2.14位数逻辑电路图 (8)2.2.2 4位数比较器原理 (9)2.2.3 电路板示意图 (10)结论 (11)心得体会 (12)致谢 (14)参考文献 (14)1前言本课程设计主要是根据我们学习的余孟尝主编的《数字电子技术简明教程(第三版)》的后续课程。
这个课程设计在保证基础,精选内容,加强感念理解,联系实际,利于我们学习这门课程,加深对这门课程的理解。
它还可以增加我们的实际思维能力和动手能力。
4位数值比较器设计[整理]四位数值比较器是一种常见的数字电子电路,广泛应用于计算机、通信、控制等领域。
其主要功能是将两个四位数字进行比较,输出比较结果。
下面将介绍如何设计一款四位数值比较器。
一、功能描述四位数值比较器输入两个四位数字A、B,比较它们的大小关系,输出比较结果。
如果A>B,输出1;如果A<B,输出-1;如果A=B,输出0。
二、设计步骤1.分析功能需求根据功能描述,我们需要完成以下任务:(1)输入两个四位数字A、B。
(2)将两个数字进行比较。
(3)输出比较结果。
2.确定输入输出端口和数据宽度根据上述功能需求,我们可以确定输入为两个4位数字A、B,输出为1位数字(1、0或-1)。
因此,输入端口需要8个引脚(4位输入A、4位输入B),输出端口需要1个引脚。
3.分析比较规则比较规则可以分为以下几个步骤:(1)判断A和B的位数是否相等,如果不相等,则将位数不足的数字前面补0。
(2)从高位开始比较A和B的每一位数字,如果相同,则继续比较下一位,如果不同,则输出A和B相应位数之差的符号。
(3)全部比较完成后,如果A=B,则输出0。
4.设计电路原理图基于上述分析,我们可以得到四位数值比较器的电路原理图,如下所示:(A>B)——Y=15.实现电路功能实现上述电路原理图的功能,需要对每个子模块进行详细设计和调试。
具体实现过程如下:(1)比较器比较器的功能是比较两个数的大小关系。
本电路中采用了四位全加器(4-bit full adder)实现比较器的功能。
根据比较规则,当A和B的相应位数相同时,将A和B相应位数之差的符号作为比较结果进行输出。
具体电路原理如下图所示:(2)选择器选择器的功能是根据比较结果输出相应的数值。
由于比较结果输出的是1、0或-1,因此我们需设置三个选择器,用于分别输出明确的比较结果。
具体电路原理如下图所示:多路选择器的作用是判断A和B的数字位数是否相同,并在数字位数不同时将位数不足的数字前面补0。
X X大学课程设计题目4位数值比较器学院X学院专业XXX班级XXX学生XXX学号*********指导教师XXX二〇一〇年十二月二十七日摘要随着时代的进步,社会的发展,科学技术的进步,我们会在很多地方用到比较器。
例如,在体育竞技场地对一些选手的成绩进行比较,选出他们中的成绩优异者;我们为了比较一下不同物品的参数,我们可以利用一些科学技术来实现这些功能,使得我们的工作效率得以提高,减少了我们认为的工作量。
我们可以根据不同的需要来制造出不同类型的比较器。
我们可以利用一些我们所学的知识,利用一些简单的二极管、三极管、MOS管的开关特性来组成各种门电路的基本开关元件。
我们再利用这些元件组成比较器的组合逻辑电路。
根据不同的需要,来用不同的方法来连接元件实现不同的功能。
我们可以实现1位数比较器,2位数比较器,4位数比较器,8位数比较器等多种比较器。
关键词门电路;开关元件;比较器;逻辑电路;目录摘要 (1)1前言.................................................................. ................ .. (3)1.1C M O S组成的门 (3)1.1.1C M O S组成的非门 (4)1.1.2C M O S组成的与非门 (4)1.2位数比较器 (5)2 4位数比较器 (7)2.1 原理框图 (7)2.2逻辑电路图 (8)2.2.14位数逻辑电路图 (8)2.2.24位数比较器原理 (9)2.2.3 电路板示意图 (10)结论 (11)心得体会 (12)致谢 (14)参考文献 (14)1前言本课程设计主要是根据我们学习的余孟尝主编的《数字电子技术简明教程(第三版)》的后续课程。
这个课程设计在保证基础,精选内容,加强感念理解,联系实际,利于我们学习这门课程,加深对这门课程的理解 。
它还可以增加我们的实际思维能力和动手能力。
1.1 CMOS 组成的门本次课程设计需要一些简单的电路,我们开始先介绍简单的电路。
第1章习题及解答将下列二进制数转换为等值的十进制数。
(1)(11011)2 (2)()2(3)(1101101)2 (4)()2(5)()2(6)()2(7)()2(8)()2题解:(1)(11011)2 =(27)10 (2)()2 =(151)10(3)(1101101)2 =(109)10 (4)()2 =(255)10(5)()2 =()10(6)()2 =()10(7)()2=()10(8)()2 =()10将下列二进制数转换为等值的十六进制数和八进制数。
(1)(1010111)2 (2)(1)2(3)()2 (4)()2题解:(1)(1010111)2 =(57)16 =(127)8(2)(0)2 =(19A)16 =(632)8(3)()2 =()16 =()8(4)()2 =(2C.61)16 =()8将下列十进制数表示为8421BCD码。
(1)(43)10 (2)()10(3)()10 (4)()10题解:(1)(43)10 =(01000011)8421BCD(2)()10 =(.00010010)8421BCD(3)()10 =()8421BCD(4)()10 =(.0001)8421BCD将下列有符号的十进制数表示成补码形式的有符号二进制数。
(1) +13 (2)−9 (3)+3 (4)−8题解:(1) +13 =(01101)2(2)−9 =(10111)2(3) +3 =(00011)2(4)−8 =(11000)2用真值表证明下列各式相等。
(1)BA+=+B+BBAA(2)()()()=⊕A⊕CACABB(3)()C BA+=+BCA(4)CAB++A=AABC题解:(1)证明BA+=++BABBA(2)证明()()()ACABCBA⊕=⊕(3)证明()C BACBA+=+(4)证明CAB++=AACBA用逻辑代数公式将下列逻辑函数化成最简与或表达式。
(1)D++A=F+BCBCACA(2)()()D++=F+AACCDA(3)()()B++F+=B+DCDBDDA(4)()D++F+=ADCBCBA(5)()C A B C B AC F ⊕++= (6)()()C B B A F ⊕⊕= 题解:(1)BC A D C A BC C A B A F +=+++= (2)()()CD A D CD A C A A F +=+++=(3)()()C B B A D B D A C B D D D B F ++=++++= (4)()D C B A D C B AD C B A F +=+++= (5)()C B AC C A B C B AC F +=⊕++=(6)()()C A BC B A C B B A F ++=⊕⊕=或C A C B AB ++= 用卡诺图将下列逻辑函数化成最简与或表达式。
4位数值比较器设计要设计一个4位数值比较器,首先需要明确比较器的功能和要求。
一个4位数值比较器应该能够接受两个4位数作为输入,并确定它们之间的关系(大于、小于或等于)。
在设计中,要考虑以下几个方面:1.输入和输出:设计中需要确定输入和输出的形式。
考虑到输入是4位数,可以选择使用4个4位的二进制数来表示输入。
输出可以是一个3位的二进制数,用于表示比较结果。
2.状态转换:比较器需要进行状态转换,根据输入确定比较结果。
可以使用状态转换图来描述比较器的行为。
状态转换图是一个有向图,其中每个节点表示比较器的状态,每个边表示从一个状态到另一个状态的转换条件。
3.状态转换表:根据状态转换图,可以编写一个状态转换表。
状态转换表将输入和当前状态映射到下一个状态以及输出。
在我们的例子中,输入包括两个4位数和一个控制信号,这个信号用于控制比较器的行为。
4.组合逻辑电路:根据状态转换表,可以设计比较器的组合逻辑电路。
组合逻辑电路将输入和当前状态映射到输出。
在比较器的情况下,组合逻辑电路将输入数进行比较,然后产生输出。
5.时序逻辑电路:在进行比较操作之前,需要确保所有的输入稳定,以防止不确定的结果。
为了满足这个要求,可以使用时钟信号和触发器来实现时序逻辑电路。
时序逻辑电路保证在时钟信号的控制下,根据输入和当前状态确定输出。
最后,根据上述的设计思路,可以使用门电路、触发器等数字电路元件进行比较器的设计和实现。
通过模拟和测试,可以验证设计的正确性,并对其进行修改和优化。
这只是一个大致的设计思路,具体的实现方法还需要根据实际需求进行调整和优化。
设计一个完整的4位数值比较器需要考虑的因素还有很多,比如输入的范围、输出的表示方式等。
在实际应用中还可能需要考虑更多的因素,比如速度、功耗等。
因此,对于一个具体的设计,需要根据具体的要求和条件来进行详细的设计和实现。
第4章习题及解答4.1 用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ,3A 优先级最高,0A 优先级最低,输入信号低电平有效。
输出为10Y Y ,反码输出。
电路要求加一G 输出端,以指示最低优先级信号0A 输入有效。
题4.1 解:根据题意,可列出真值表,求表达式,画出电路图。
其真值表、表达式和电路图如图题解4.1所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表1Y 3A 2A 1A 0Y GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.14.3 试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图4.16(a )所示。
题4.3 解:5线—32线译码器电路如图题解4.3所示。
ENA 0A 1A 2A 3A 4图 题解4.34.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。
译码器74138功能表如表4.6所示。
&01234567BIN/OCTEN &CB A 421&F 1F 2174138图 P4.5题4.5解:由题图可得:12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A====∑∑4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码转换器。
计算机组成原理实验报告实验题目班级姓名学号指导教师4位数值比较器一、实验目的与要求:掌握常见组合逻辑电路的分析和设计二、实验原理1、实验内容及说明要比较的是两个4位二进制数A=A3A2A1A0、B=B3B2B1B0,比较结果用L、G、M表示,且A>B时,L=1;A=B时,G=1;A<B时,M=1.1.比较方法,输出输入之间因果关系分析从最高位开始比较,依次逐位进行,直到比较出结果为止。
①若A3>B3,则A>B,L=1、G=M=0.②当A3=B3,即G3=1时,若A2>B2,则A>B,L=1、G=M=0.③当A3=B3、A2=B2即G3=G2=1时,若A1>B1,则A>B,L=1、G=M=0.④当A3=B3、A2=B2、A1=B1即G3=G2= G2=1时,若A0>B0,则A>B,L=1、G=M=0对A>B即L=1,上述四种情况是或的逻辑关系。
⑤只有当当A3=B3、A2=B2、A1=B1、A0=B0即G3=G2= G1= G0=1时,才会有A=B,即G =1。
显然,对于A=B即G =1,G3、G2、G1、G0是与的逻辑关系⑥如果A不大于B也不等于B,即L=G=0时,则A必然小于B,即M=1.2、4位数值比较器真值表3、逻辑表达式L=L3+G3L2+G3G2L1+G3G2G1L0 G=G3G2G1G0M=4、原理框图5、实验原理图A010A112A213A315A<B2A=B3A>B4B09B111B214B317657485COMP10P12131532<3=4>9Q1114137485A<BA=BA>B三、实验内容1、实验步骤(1)原理图输入:实验原理图,采用图形输入法在计算机上完成实验电路的原理图输入。
(2)管脚定义:其中A3A2A1A0定义在k3-k0(56-53),B3B2B1B0定义在k11-k8(29-26),G,M,L,定义在LED3-LED0(79-76)。
习题三【试题3-1】 用74LS138设计一个能对32地址译码的译码电路。
【解题方法指导】构成32地址译码系统需要用4片74LS138译码器。
32地址对应5位二进制地址码A 4A 3A 2A 1A 0,低三位地址A 2A 1A 0为每一片译码器提供8个低位地址,高位地址A 4A 3作为译码器的使能信号。
A 4A 3=00时,74138-1译码输出;A 4A 3=01时,74138-2译码输出;A 4A 3=10时,74138-3译码输出;A 4A 3=11时,74138-4译码输出。
A 4A 3可以用2/4线译码器译码,为74138-1~74138-4提供使能信号。
考虑到74138有多个使能端;可利用使能端本身的译码功能。
由于74138只有一个高电平有效的使能端,所以A 4中A 3要有一个反相后接低电平有效的使能端,使A 4A 3=11时,74138-4译码输出。
【解答】能实现32地址译码的译码系统之一如图3-53所示。
`—图3-53 74138实现32地址译码【试题3-2】用74138和74151组成图3-54所示16通道数据传输系统,可将任一输入通道的输入数据从任一输出通道输出。
[图3-54【解题方法指导】本题实质是将8通道数据选择器和8通道数据分配器扩展为16通道。
八选一数选器74151只有一个使能端,所以要用一个反相器使两片74151分别使能。
八通道数据分配器74138有三个使能端,一片74138用高电平使能,Y 24~Y 31- Y 8~Y 15 A I 0I 1 I 1Y 0Y 1\Y 输入通道选择 输出通道选择另一片74138则用低电平使能,剩余一个低电平使能端作为数据输入端。
因为,低电平使能端作为数据输入端,输入输出数据同相,所以,74151用高电平输出有效的输出端Y 。
【解答】能实现16通道数据传输系统之逻辑图如图3-55所示。
【图3-55【试题3-3】用一片74LS48实现三位十进制数动态扫描显示。
四位数值比较器班级:电子信息工程(2)班姓名:林贤款学号:Xb13610208时间:2015.12—2015.12 一、实验目的。
1、设计四位二进制码比较器,并在QuantusII上进行仿真。
2、掌握VHDL设计实体的基本结构及文字规则。
二、实验要求。
1、用VHDL语言编写四位二进制码比较器的源文件;2、对设计进行仿真验证;三、实验原理。
本实验实现要实现两个4位二进制码的比较器。
即当输入为两个4位二进制码和时, 输出为M(A=B),G(A>B)和L(A<B)(如右图所示)。
用高低电平开关作为输入,发光二极管作为输出。
当A=B时,M处接的二极管亮;当A>B时,G处接的二极管亮;当A<B时,L 处接的二极管亮。
具体管脚安排根据试验系统的实际情况自行定义。
四、实验器材。
1、EDA开发软件一台;2、装有QuantusII软件电脑一台。
五、实验步骤。
1、打开软件。
快捷工具栏:提供设置(setting),编译(compile)等快捷方式,方便用户使用,用户也可以在菜单栏的下拉菜单找到相应的选项。
菜单栏:软件所有功能的控制选项都可以在其下拉菜单中找到。
信息栏:编译或者综合整个过程的详细信息显示窗口,包括编译通过信息和报错信息。
2、新建工程。
(1)选择File菜单下New Project Wizard。
(2)输入工作目录和项目名称。
(3)加入已有的设计文件到项目,可以直接选择Next,设计文件可以在设计过程中加入。
(4)选择设计器件。
(5)选择第三方EDA综合、仿真和时序分析工具。
(6)建立项目完成,显示项目概要。
3、添加文件(file>new> VHDL file),新建完成之后要先保存。
4、编写程序(原程序如下a所述)。
5、检查语法(点击工具栏的这个按钮)。
6、锁定引脚,点击工具栏的(如下管脚分配所述)。
六、实验结果。
1、编译结果无误图。
2、仿真波形图:当=1011,=1101时,A<B,L为高电平,即L=1。
电子技术课程设计报告题目: 4位数值比较器设计
学生姓名:
学生学号:
年级:
专业:
班级:
指导教师:
机械与电气工程学院制
2016年11月
4位数值比较器设计
机械与电气工程学院:自动化专业
1.课程设计的任务与要求
1.1 课程设计的任务
采用Multisim 12.0软件实现4位数值比较器的设计与仿真。
1.2 课程设计的要求
(1)设计一个4位数值比较器的电路,对两个4位二进制进行比较。
(2)采用74Ls85集成数值比较器。
(3)要有仿真效果及现象或数据分析。
2.四位数值比较器设计方案制定
2.1 四位数值比较器工作的原理
对两个4位二进制数A3A2A1A0与B3B2B1B0进行比较。
从A的最高位A3和B的最高位B3进行比较,如果他们不相等,则该位的比较结果可以作为两数的比较结果。
若最高位A3=B3,则再比较次高位A2=B2,余此类推。
如果两数相等,那么,必须将进行到最低位才能得到结果。
可以知道:
FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1+FA3=B3FA2=B2FA1=B2FA0 >B0+FA3=B3FA2=B2FA1=B1FA0=B0IA>B (2-1)FA<B=FA3<B3+FA3=B3FA2<B2+FA3=B3FA2=B2FA1<B1+FA3=B3FA2=B2FA1=B2FA0 <B0+FA3=B3FA2=B2FA1=B1FA0=B0IA<B (2-2)FA=B=FA3=B3FA2=B2FA1=B1FA0=B0IA=B (2-3)IA>B、IA<B和IA=B称为扩展输入端,是来自地位的比较结果。
扩展输入端与其他数值比较器的输出连接,以便组成位数更多的书值比较器。
若仅对4位数进行比较时,IA>B、IA<B、IA=B进行适当处理,IA>B=IA<B=0,IA=B=1。
2.2 四位数值比较器设计方案
四位数值比较器主要由一个74LS85和三个信号灯组成。
通过四个开关的开通和闭合接收用户输入。
通过信号灯的亮与不亮来判断数值得大小。
黄灯亮表示A>B ;红灯亮表示A<B ;绿灯亮表示A=B 。
其流程图如下图1所示。
图1 四位数值比较器电路组成框图
3.四位数值比较器设计的技术方案
3.1四位数值比较器单元模块功能及电路设计
3.1.1输入电路设计
输入电路设计采用单刀双掷开关。
单刀双掷开关的由动端和不动端组成,动端就是所谓的“刀”,它应该连接电源的进线,也就是来电的一端,一般也是与开关的手柄相连的一端;另外的两端就是电源输出的两端,也就是所谓的不动端,它们是与用电设备相连的。
它的作用,一是可以控制电源向两个不同的方向输出,也就是说可以用来控制两台设备,或者也可以控制同一台设备作转换运转方向使用。
在这个电路中单刀双掷开关控制高低电平,从而控制输入端,使得A 、B
电
平变化,实现四位数值比较。
图2 输入电路设计
3.1.2 信号输出电路设计
信号灯里面装有一个传感器,当信号灯发出去的光被镜面反射回来时,传感器接收到信号,你能保证信号灯亮的,只要有一点光接受就可以,所以只要不完全挡住灯都会亮。
图3 输出电路设计
3.2主要芯片介绍
3.2.1 74L85D芯片
74LS85芯片是四位数值比较器,共有54/7485、54/74S85、54/74LS85三种线路结构型式。
74LS85D可进行二进制码和BCD码的对比,对两个4位字的比较结果有三个输出端(A>B,A=B,A<B)。
两个4位数的比较是从A的最高位A3和B的最高位B3进行比较,如果它们不相等,则该位的比较结果可以作为两数的比较结果。
若最高位A3=B3,则再比较次高位A2和B2,余类推。
显然,如果两数相等,那么,比较步骤必须进行到最低位才能得到结果。
其功能结构电路如下图5。
四位数值比较器真值表如下表1所示。
图4 74LS85D芯片
图5 75Ls85D功能结构电路设计图
表1 四位数值比较器真值表
3.3、四位数值比较器整体电路原理图
图6 四位数值比较器整体电路原理图
3.4元器件清单
表3 元器件清单
4 四位数值比较器设计的仿真实现
4.1仿真软件的介绍
本次课程设计采用Multisim 12.0来实现数字电子钟的仿真,它是电子线路分析与设计的优秀仿真软件,其界面直观、操作方便,创建电路需要的元件和电路仿真需要的测量仪器都可以以直接从屏幕抓取,且元件和仪器的图形与实物外
形接近。
Multisim 12.0已经成为电子技术领域进行教学、学习和实验的必不可少的辅助软件,是每一个电子技术爱好者、学习者和工程技术人员必须掌握的工具软件之一,Multisim是美国国家仪器(NI)有限公司推出的以Windows为基础的仿真工具,适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。
4.2 四位数值比较器设计仿真实现
四位数值比较器未仿真实现,在仿真软件中的状态,图7所示。
图7四位数值比较器未开始
开关S1接通时,A3为高电势端,B3为低电势端,即A>B。
因此黄灯亮,如图8所示。
图8 A>B的情况
开关Key、Key2接通,开关S3、S4接通时,A3、B3为低电势端;A2、B2为低电势端;A1、B1为高电势端,即A=B。
因此红灯亮,如图9所示。
图9 A=B的情况
开关Key1、Key2、Key3、Key4接通时,A3、B3为低电势端,A2、B2为低电势端,A1为低电势端,B1为高电势端,即A<B。
因此绿灯亮,如图10所示。
图10 A<B的情况
5 总结及心得体会
本次数电的课程设计加深了我对Multisim软件的进一步深入理解。
熟悉了该软件的元器件的查找,绘图及仿真,为我以后更深层次的学习奠定了良好的基础。
通过这次课程设计,使我受益颇多。
了解到课程实习设计是开端,连接是关键,测试是必须。
既巩固了课堂上学到的理论知识,又掌握了常用集成电路芯片的使用。
在此基础上学习了数字系统设计的基本思想和方法,学会了科学地分析实际问题,通过查资料、分析资料及请教老师和同学等多种途径,解决问题,终于完成了四位数值比较器的仿真。
对于数字电路设计,尤其在使用Multism进行逻辑电路的连接与分析时,这种分析解决问题的能力就更为重要。
要在复杂的电子器件和密密麻麻的连线中找出头绪来,有时候并不是一件容易的事情。
就是在这种不断发现问题、分析问题、
解决问题的过程中,我提高了自己分析解决问题的能力,因此,我把这次课程设计看成一次综合学习的机会。
在设计过程中,出现了各种各样的问题,有些是单一原因引起的,有的是综合原因引起的,这些都很考验我的毅力与坚持。
但是我掌握了研究这类问题的方法,即问题解决的过程就是要从问题所表现出来的情况出发,通过反复推敲,作出相应判断,逐步找出问题的症结所在,从而一举击破。
本次课程设计仍然存在一些不够完美的地方,例如在Multism环境下设计逻辑电路时,怎样更好地布局以及连线,使整个电路图更加清晰明了等等问题,虽然是细节问题,但往往可以决定成败,这些问题都应该引以为戒并作为以后设计相关电路时的参考。
在本次课程设计中,我反复的练习各项操作,在练习的同时,我不断地巩固,熟能生巧,我最后将此次课程设计完成的非常好。
这对我以后学习相关的课程以及进行更高层次的数字电路设计都奠定了不错的基础,我相信无论做什么事情都要坚持、细心,不放弃,遇到困难要去解决,一个人解决不了,要敢于不耻下问,需求他人的帮助,这样我们可以在一次次困难中成长,这样就一定会实现自己的目标。
6 参考文献
[1] 韩广兴等电子元器件与实用电路基础 [M]
2004年1月
[2] 蓝和慧宁武等全国大学生电子设计竞赛单片机应用技能精解 [M]
2009年4月
[3] 康光华.北京[M]
出版社.2004 .
[4] 康光华.[M].2004
[5] 赵春华.[M].1998
[6] 阎石.数字电子技术基础[J].电气类,2006.05
[7] 童诗白.模拟电子技术基础[J].电气类,2006.05
[8] 傅劲松.《电子制作实例集锦》[M].福建科技技术出版社,2006.
[9] 廖先芸.《电子技术实践与训练》[M].高等教育出版社,2000.
[10] 孙梅升.《电子技术基础课程设计》[M].高等教育出版社,2003.
[11] 康华光,《电子技术基础数字部分(第五版)》,北京,高等教育出
版社,2006年。