数值比较器设计

四位数值比较器详细设计方案1.四位比较器简介：四位数值比较器是一个有多个输入和多个输出组合逻辑电路，在数字系统中有着广泛的应用。

它通过比较两个四位二进制数的值，以产生不同的输出结果。

本设计兼容数字电路中常用的74HC85数值比较器。

74HC85是4位数值比较器，其功能如表1所示，输入端包括A3～A0与B3～B0，输出端为FA>B、FA<B、FA=B，以及扩展输入端为IA>B、IA <B和IA=B。

扩展输入端与其他数值比较器的输出连接，以便组成位数更多的数值比较器。

2.四位比较器方案规格：四位数进行比较，输出比较结果。

3.四位比较器方案目的：1、使学生了解四位比较器。

2、使学生掌握四位比较器设计方法。

4.使用方法：KEY2 KEY1按键作为B1 B0输入，KEY4 KEY3按键作为A1 A0输入，3个LED（LED3 LED2 LED1）Fa>b、Fa<b、Fa=b指示，下载到FP GA上面，可以看到默认时候LED1发光，代表Fa=b，当KEY2或者K EY1按下时候LED3亮，代表A<B，当KEY4或者KEY3按下时候LED 2亮，代表A>B。

5.四位比较器硬件方案：6.四位比较器实现原理74HC85是4位数值比较器，其功能如表1所示，输入端包括A3～A0与B3～B0，输出端为FA>B、FA<B、FA=B，以及扩展输入端为IA>B、IA <B和IA=B。

扩展输入端与其他数值比较器的输出连接，以便组成位数更多的数值比较器。

其逻辑符号如图1所示。

7.Verilog HDL源代码Verilog HDL代码为：module compare4(input [3:0] a_in, // 第一个4位比较值input [3:0] b_in, // 第二个4位比较值input [2:0] i_in, // 扩展输入端output reg [2:0] f_out // 比较结果输出端);//******************************************************************** **********// 模块名称：4位比较器模块// 功能描述：完成4位比较器的功能//******************************************************************** **********always@( a_in or b_in or i_in ) beginif ( a_in > b_in )f_out = 3'b100; // 输出a大于belse if( a_in < b_in )f_out = 3'b010; // 输出a小于belse begincase( i_in )3'b000:f_out = 3'b110;3'b010:f_out = 3'b010; // 输出a小于b3'b100:f_out = 3'b100; // 输出a大于b3'b110:f_out = 3'b000;default:f_out = 3'b001; // 输出a等于bendcaseendendendmodule8.日积月累思考其他控制发光二极管放光的办法。

08级学生数字电路课程设计数字电路课程设计报告书课题名称8位数值比较器的设计姓名张龙学号0812501*04院、系、部物理与电信工程系专业电子科学与技术指导教师张学军2010年06月23日一、设计任务及要求：设计任务：设计一个8位数值比较电路要求：接通电源后，高电平（5V）为对应逻辑输入1；低电平（接地，0V）对应逻辑输入0。

由单刀双掷开关实现逻辑0和1之间的状态转换。

要求能够比较输入的任意一组8位二进制数。

指导教师签名：2010年06月23日二、指导教师评语：指导教师签名：2010年06月日三、成绩验收盖章：2010年06月日8位数值比较器4585电路的设计1 设计目的（1）学习数值比较器在组合电路中的应用及数值比较器功能的拓展； （2）熟悉数值比较电路的工作原理； （3）熟悉数码管的使用；（4）了解简单数字系统实验、调试以及故障排除方法。

2 设计思路（1）设计一个8位二进制数值的输入电路；（2）设计一个反馈电路显示输入的8位二进制数值的大小； （3）通过比较器对所输入的数值进行比较。

3 设计过程3.1方案论证→→→→注意:因比较器比较得来的结果可从数码管处验证；故设计可行。

3.2电路设计8位数值输入部分在接通电源后，高电平（5V ）为对应逻辑输入1；低电平（接地，0V ）对应逻辑输入0。

由单刀双掷开关实现逻辑0和1之间输入的状态转换。

3.3电路的基本组成与工作原理电路的基本组成原理总图所下图1示。

主要由两片4位4585数值比较器、四个数码管、三个显示灯、16个单刀双掷开关及一个5V 电源组成。

8位数值输入电路 利用数码管客观显示所输入数值通过比较器比较两值的大小其中，三个数码管为X1、X2和X3；X1、X2和X3分别对应于红灯、绿灯和蓝灯（图2）打开电源开关，用A、B、C、D、E、F、G、H输入第一个数a，并用红色数码管显示其数值；用I、J、K、L、M、N、O、P输入第二个数b，并用蓝色数码管显示其数值；当a>b时，红灯亮；当a=b时，绿灯亮；当a<b时，蓝灯亮。

4位数值比较器设计电子技术课程设计报告题目： 4位数值比较器设计学生姓名：学生学号：年级：专业：班级：指导教师：机械与电气工程学院制2016年11月4位数值比较器设计机械与电气工程学院：自动化专业1.课程设计的任务与要求1.1 课程设计的任务采用Multisim 12.0软件实现4位数值比较器的设计与仿真。

1.2 课程设计的要求（1）设计一个4位数值比较器的电路，对两个4位二进制进行比较。

（2）采用74Ls85集成数值比较器。

（3）要有仿真效果及现象或数据分析。

2.四位数值比较器设计方案制定2.1 四位数值比较器工作的原理对两个4位二进制数A3A2A1A0与B3B2B1B0进行比较。

从A的最高位A3和B的最高位B3进行比较，如果他们不相等，则该位的比较结果可以作为两数的比较结果。

若最高位A3=B3，则再比较次高位A2=B2，余此类推。

如果两数相等，那么，必须将进行到最低位才能得到结果。

可以知道：FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1+FA3=B3FA2=B2FA1=B2FA0 >B0+FA3=B3FA2=B2FA1=B1FA0=B0IA>B （2-1）FA<B=FA3<B3+FA3=B3FA2<B2+FA3=B3FA2=B2FA1<B1+FA3=B3FA2=B2FA1=B2FA0<B0+FA3=B3FA2=B2FA1=B1FA0=B0IA<B （2-2）FA=B=FA3=B3FA2=B2FA1=B1FA0=B0IA=B （2-3）IA>B 、IA<B 和IA=B 称为扩展输入端，是来自地位的比较结果。

扩展输入端与其他数值比较器的输出连接，以便组成位数更多的书值比较器。

若仅对4位数进行比较时，IA>B 、IA<B 、IA=B 进行适当处理，IA>B=IA<B=0,IA=B=1。

数字电子技术基础课程设计报告书题目：2位数值比较器姓名：班级：指导教师：设计时间：2011年3月— 7月民族大学数学与计算机学院一、背景和编写目的随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器，比如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。

本次设计的目的就是通过实践掌握数字电路的分析方法和设计方法，了解了解EDA技术和maxplus2软件并掌握VHDL硬件描述语言的设计方法和思想。

以数字电子技术基础为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。

通过对比较器的设计，巩固和综合运用所学知识，提高分析、解决计算机技术实际问题的独立工作能力。

比较器有2位数比较器，4位数比较器，8位数比较器等多种。

本课程设计就是两位数比较器，可以实现2位二进制数值的比较。

二、EDA和VHDL的介绍EDA技术EDA技术的概念EDA是电子设计自动化(E1echonics Des5p AM•toM60n)的缩写。

由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异。

从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。

EDA技术的特点采用可编程器件，通过设计芯片来实现系统功能。

采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。

由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。

4位数值比较器设计要设计一个4位数值比较器，首先需要明确比较器的功能和要求。

一个4位数值比较器应该能够接受两个4位数作为输入，并确定它们之间的关系（大于、小于或等于）。

在设计中，要考虑以下几个方面：1.输入和输出：设计中需要确定输入和输出的形式。

考虑到输入是4位数，可以选择使用4个4位的二进制数来表示输入。

输出可以是一个3位的二进制数，用于表示比较结果。

2.状态转换：比较器需要进行状态转换，根据输入确定比较结果。

可以使用状态转换图来描述比较器的行为。

状态转换图是一个有向图，其中每个节点表示比较器的状态，每个边表示从一个状态到另一个状态的转换条件。

3.状态转换表：根据状态转换图，可以编写一个状态转换表。

状态转换表将输入和当前状态映射到下一个状态以及输出。

在我们的例子中，输入包括两个4位数和一个控制信号，这个信号用于控制比较器的行为。

4.组合逻辑电路：根据状态转换表，可以设计比较器的组合逻辑电路。

组合逻辑电路将输入和当前状态映射到输出。

在比较器的情况下，组合逻辑电路将输入数进行比较，然后产生输出。

5.时序逻辑电路：在进行比较操作之前，需要确保所有的输入稳定，以防止不确定的结果。

为了满足这个要求，可以使用时钟信号和触发器来实现时序逻辑电路。

时序逻辑电路保证在时钟信号的控制下，根据输入和当前状态确定输出。

最后，根据上述的设计思路，可以使用门电路、触发器等数字电路元件进行比较器的设计和实现。

通过模拟和测试，可以验证设计的正确性，并对其进行修改和优化。

这只是一个大致的设计思路，具体的实现方法还需要根据实际需求进行调整和优化。

设计一个完整的4位数值比较器需要考虑的因素还有很多，比如输入的范围、输出的表示方式等。

在实际应用中还可能需要考虑更多的因素，比如速度、功耗等。

因此，对于一个具体的设计，需要根据具体的要求和条件来进行详细的设计和实现。

复习：1．简单信号赋值语句2．条件信号赋值语句3．选择信号赋值语句§4-4 数据比较器的VHDL设计VHDL语言的语句分为顺序语句和并行语句两大类，并行语句可以直接在结构体中使用，而顺序语句必须在进程中使用。

一、进程（PROCESS）语句进程语句作为一个独立的结构，在结构体中以一个完整的结构存在，是VHDL语言中描述能力最强，使用最多的语句结构。

进程语句是结构体的有机组成部分，各个进程之间可以通过信号（signal）通信，共同组成一个功能强大的结构体。

一个结构体内可以包含多个进程语句，多个进程之间是同时执行的。

进程语句本身是并行语句，但每个进程的内部则由一系列顺序语句构成。

1．PROCESS语句的格式[进程名：] PROCESS (敏感信号表)[进程说明语句；]BEGIN进程内顺序描述语句；END PROCESS [进程名]；进程名是可选项，如果有多个进程，则以进程名加以区别。

敏感信号表中的信号可以是在结构体中定义的信号，也可以是在实体说明中定义的端口（但只能是输入端口、双向端口或Buffer类型端口），进程的启动是通过敏感信号表中敏感量的变化激励的，也即当且仅当敏感信号表中的敏感量有变化时进程才能启动。

应用时应将进程中所有输入信号都列入敏感表内，但切勿将变量列入敏感表，因为进程只对信号敏感。

另外，wait 语句在进程中的作用与敏感信号表相似，有敏感信号表就不需要wait语句，有wait语句则不能出现敏感表。

进程说明语句是可选项，主要用途是定义进程中将要用到的中间变量或常量，但此处只能定义“变量”，而不能定义“信号”。

进程中语句的执行具有顺序性，真正的具有描述行为的语句是BEGIN 开始到END PROCESS之间的语句。

2．进程语句的主要特点（1）同一结构体中的各个进程之间是并发执行的，并且都可以使用实体说明和结构体中所定义的信号；而同一进程中的描述语句则是顺序执行的，即PROCESS结构中的语句是按顺序一条一条向下执行的，并且在进程中只能设置顺序语句。