原理图checklist

手机射频原理图和Layout的部分Checklist1.电源（给相关器件供电）：滤波电容靠近相关器件的管脚。

滤波电容：在直流电源正负极之间，用于滤除交流，使直流电平滑。

导线越长，电阻、电感、电容就会越大，这些都是不利于电源的输送，所以导线越短越好、越粗越好，滤波电容靠近芯片能最好地滤除干扰，如果离得太远就会受到二次干扰。

2.电源（给相关器件供电）：滤波电容的摆放顺序为低容值靠近芯片。

小电容如果放的很远的话，由于导线是有电感、电阻的，这时对高频信号就会滤波不良，效果不好，也就是用错了。

因此，小电容则必须尽量靠近IC引脚放置。

大的滤低频，小的滤高频因为大电解是卷起来的长铝箔，自身电感很大，高频阻抗很大；而小的则自身分布电感小很多，所以能过高频；3.PA，2G_PA电源上面预留0603封装22uF大电容。

（备注10uF）在Buzz6T 4G Gophone项目中，预留位置，但是并没有使用，NC。

（给PA供电的）PA电源PA对电源的要求比较高，加上这个大电容是为了提高电源的性能。

大电容滤掉PA产生的217Hz的电源纹波，使PA的供电电压保持稳定。

否则输出的功率会变化，引起功率的振荡。

考虑1：容值一般是越大约好，这个大电容是储能电容(bulk capacitor), 不是高频电容，理论上是越大PA电源纹波就会越小。

GSMPA 用几十uF就够了。

一般使用较多的6.3V/22uF的就可以。

如果考虑成本，差不多大就可以了。

这个电容体积大，一般不放在射频屏蔽罩里。

放在电池接触点附近。

现在一般新的PA，靠近电源脚放一个10UF的电源就可以兼顾TX 杂散的性能了，不过靠近电源连接器还是需要22UF左右的TAN电容，是防止bb或其他电路的电流回灌。

考虑2：耐压大一些，高于电池的电压加些余量，一般耐压>=6.3V。

考虑3：材质。

陶瓷或者钽电容都可。

成本为先。

考虑4：注意 ESR must low enough 一般<150u比较好此电容对功放的线性有很大的影响，以CDMAPA为例，如果没有这电容，ACPR 要坏几个dB.此电容值通常uF级，因为要对低频滤波，象CDMA，邻道间隔(offsetfrequency)<1MHz，此电容阻抗要对1MHz足够小。

流片前的Check List◆驱动/负载检查1．要对金属线、via，contact的电流负载能力进行检查；2．检查输出管脚的驱动能力是否足够。

可在仿真时在输出端追加5p 电容为负载（作为PAD的等效电容），观察驱动能力是否足够；3．信号线接到数字PAD之前至少要添加一个W/L为20的buffer以提高驱动能力。

4．在面积允许的情况下，via和contact打越多越好,尤其是input/output部分；◆IO检查1．对IO分类,不同供电电位的IO分开接不同电位的IO power ring.混合信号电路尤其要注意这点；2．检查IO上的IO power ring是否正确接到电源和地上；3．检查各PAD上的pin是否和core里的pin正确连接；4．IO的布局要注意不要将输入弱信号和强信号的IO放置在一起，这样弱信号会受到强信号的干扰。

5．根据PAD连接到core的金属层次确保连接PAD与core。

6. IO PAD间距除要满足设计规则外，还必须满足封装厂的要求，比如最小压焊尺寸（60um*60um），最小中心间距（80um）等。

7.IO直接相连的输出管要保证Drain到Poly足够的距离，大于等于1.5um为宜，或者加上SAB层，以保证足够的ESD可靠性。

8.数字要通过带IO的后仿真，防止发生IO上使能端的连接错误。

9.从自动布局布线软件（如Astro）导出GDS文件，再导入Virtuso 做DRC前，要将版图中得IO替换为Foundry（如smic）提供的完整的IO gds文件导出来的IO库单元中的IO（包括PADFILLER），防止出现额外的逻辑操作层，如HTNWL。

走线检查1．金属连线不宜过长，如果不得已需要长连线可以在中间添加buffer 提高驱动能力；2．数字电路的走线不要经过模拟电路的器件，否则容易引入强干扰，影响模拟电路正常工作。

反之模拟电路走线也不要经过数字电路。

3．数模混合信号电路中模拟电路外边最好加入隔离环，必要时需要用单独的管脚为隔离环接地或接电源电压。

PCBLayoutChecklist-2011Layout Check 1PCB与原理图完全一致（原理、走线、元器件数量、元件编号）2PCB外形尺寸，装配孔尺寸、数量、位置，特殊元件定位等与机构要求完全一致3所有元器件封装均从公司标注库中选用，选型不确定时，需1:1列印检查，新元件封装需由Layout部门专人设计4多脚器件脚位、极性准确，必要时添加丝印标注（如二极管、三极管、MOS管、电位器、变压器等）5元器件布局合理，间距不得影响焊接、装配和维修，且已考虑禁布区、传送边、挡条尺寸、元件高度及重量和温度分布6元件编号大小一致，标注清晰、准确，不得遮挡，不得置于焊盘、过孔、裸锡之上，PCB切割或开槽时，不得有被切除之隐患7高压区域，屏蔽接地，一、二次侧之间等位置有明显丝印标示8需配套使用的元器件相对位置准确（如TO220器件与散热片），空间位置足够（连接器的插座、插头，螺丝、螺母、垫片等）9多块PCB板互接时，确认原理图对接无误，PCB连线、端子正确10PCB对插板、变压器、连接器等有明显方向性器件，设计时需做防呆处理11PCB连片、拼板时，不得改变单板过炉方向，不得超过加工尺寸12元器件100%放置，不得遗漏；连线100%布通，不得短路、断路。

走线、焊盘、过孔、引脚等不得有搭锡、漏锡、虚焊之隐患13布局布线之安规距离符合国家、国际标准及客户需求14爬电距离不够，采用开槽辅助时，开槽宽度需1mm＜L≦3mm，推荐采用2mm15功率电路与控制电路（强电流与弱信号），模拟电路与数字电路，分开布局，走线不得交叉混叠16高、中、低频电路分区布设；高频信号回路尽量小，走线尽量短；与其他信号线远离，满足3W原则17电源线、地线尽量加粗，走线合理，滤波电容位置准确18多层板内电层满足20H原则，各层上标明层序号19功率地、工作地、保护地、静电防护与屏蔽地等设计合理，单点连接点位置合适20EMI防护合理，安规电容、压敏电阻、TVS等布局布线正确，符合电流流向21保险丝前后距离合适，爆炸碎片不得外泄，熔断后不得放电打火22电源输入输出部分明显分开，滤波整流后的走线不得再绕回原输入端，防止二次干扰23金属壳体器件，周围需预留足够空间，不可与其他器件相碰；贴板安装时，本体下方不得布线、打孔（同电位的除外）24SMD本体下方谨慎走线，不得有裸线，过孔需涂绿油覆盖，0805以下封装内部不推荐走线25走线宽度符合要求（需考虑载流能力、温升、压降等因素）26轴向高度过高，改为卧式安装的器件，PCB上需预留足够空间，并考虑固定方式，防止震动磨损、掉落和造成短路27结合加工工艺、元件选型，器件放置需合理选择PCB正反面28根据原理及焊接工艺，合理设计SMD放置方向，布局时考虑锡流阴影效应检查结果（Y/N）检查内容序号原因说明Layout Check 检查结果（Y/N）检查内容序号原因说明29因焊接工艺（波峰焊、回流焊）不同，同一SMD元件，需制做两个封装，布局时根据预设的焊接工艺合理选择元件封装30走线、铜箔距板边0.75mm以上，焊盘、过孔内壁距板边1mm 以上，一般元器件距板边1mm以上，金属体、SMD距板边2mm以上31PCB上无孤岛，大面积空白区域需做铺铜接地处理32单面板焊盘属性设计正确，接地固定孔选择准确33背板正确标示槽位号、槽位名、端口名、护套方向34工艺边设计合理，与原PCB之间或拼板、连片之间需做V割处理，必要位置做CUT-OUT或邮票孔处理35贴片机所需光绘点、定位孔放置合理，数量适当36工装测试所需定位孔尺寸合适、位置合理、数量适当37测试点数量足够，位置分布合理，两相邻测试点间距需大于5mm 38PCB上标明机种号、版本号、完成时间等必要信息39有无铅化要求的PCB，板上需有无铅标识40PCB板材、板厚、铜箔厚度、表面处理方式、防火等级等要求需在板外说明清楚，或用文件另行通知加工厂 Layout： Check：。

编号YES NO 不适用备注SA000SA001SA002SA003SA004SA005SA006SA007SB000SB001SB001SB002SC000对于不焊接、选择焊接或可调器件在其附近加文字备注并说明理由在相应位置添加兼容元器件的文字备注SB：器件选型原理图设计Checklist 灰色表示推荐参考的checklist 注明功率电阻，高耐压电容、变压器和保护器件（如压敏电阻，热敏电阻，ESD保护，放电管等）的关键指标和注意事项CHECKLIST要素集SA：文档格式与标注注明关键电路和元器件的重要参数。

如开关电源的频率、电感特性，隔离型DC-DC的隔离电压，晶体振荡器的负载电容，通用模块电路的功耗需求等原理图首页为版本信息说明。

包括版本号、版本修订记录、修订日期、修订人、详细修订内容和页数采用威胜信息通用原理图设计模版标注内容采用统一格式，字体为Courier New，粗体，字号不大于5号对于需要重点测试的关键网络添加测试点，文字备注不得选用已停产、即将停产、上市时间小于一年或供货周期大于八周的元器件物料和器件选型通过元件优选流程高压安规电容选型合理SC：封装不得选用唯一供应商供应的器件，必须有可替代性元器件型号，封装与生产厂家资料一致SC001SC002SD000SD001SD002SD003SD004SD005SD006SD007SD008SD009SD010SD011SD012SD013SD014SD015SD016SD017CPU的核心电源由LDO器件提供复位时，受控电源的电压不大于20%的额定电压值电源回路的电压范围设计合理电源回路各个电压的功率设计合理各类逻辑电平（如CMOS、TTL和LVTTL等）必须匹配CPU I/0、LED、继电器控制信号设计必须考虑芯片上电、复位时的状态电路设计有一定的扩展性器件原理图封装中，电源和地引脚不得隐藏如果硬件设计（或变更）涉及内核驱动设计（或相应变更）（如专用硬件资源分配、I/O功能定义、外部扩展地址分配等），硬件设计人员必须与内核组充分沟通、确认并达成共识。