3-CameraLink接口-时序控制 (2)

CameraLink接⼝电⼦存储芯⽚设计2019-03-171引⾔随着图像传感器制造⼯艺的不断提⾼，数字摄相机的分辨率和帧频也不断提⾼、这使得数字摄相机输出的数据率也随之提⾼，数字摄相机和图像采集设备之间的通信速率变得⾮常重要。

在某项⽬中，前端数字相机分辨率为1024×1024像素，帧频⾼达120帧／秒，8／10／12位BaseCameraLink输出，要求将数字相机的图像采集下来并进⾏存储，并具备⽹络读取数据的接⼝。

由此，可以计算出如果摄相机输出为12位的话，其数据将达到1．44Gbps，对存储设备的数据通信速率、存储容量和管理都提出了较⾼的要求；针对上述要求，笔者设计了基于NandFlash电⼦存储芯⽚的⼤容量电⼦存储系统，该存储系统存储容量达到3．84TB，具有与数字摄像机相连的BaseCameraLink通讯接⼝，同时，具有摄像机视频数据的管理功能，并具有⽹络接⼝，以FTP服务器的⽅式，提供视频数据⽂件的下载。

2存储系统总体设计构思如图1所⽰，⾼速电⼦存储系统由BaseCameraLink⾼速接⼝、控制单元、存储阵列单元组成。

⾼速电⼦存储系统的BaseCameraLink⾼速接⼝提供与数字摄像机的⾼速数据通道，同时完成⾼速数据的降速分配；读取／控制单元是⾼速电⼦存储系统的管理核⼼，完成存储数据的读取／合成、存储阵列控制以及FTP⽹络服务功能；存储阵列单元是由10块存储板组成，单个存储板设计容量为384GB，⾼速电⼦存储系统总存储容量达到10×384GB＝3．84TB的⼤⼩。

3BaseCameraLink⾼速接⼝［8］CameraLink协议是⼀个⼯业⾼速串⼝数据和连接协议，它是各公司达成的⼀种协议，由美国⾃动化⼯业协会AIA制定、修改和，其⽬的是简化图像采集接⼝，⽅便⾼速图像传感器和采集系统的链接。

CameraLink接⼝有三种配置⽅式，即基本（Base）配置、中档（Medium）配置、全速（Full）配置；主要是解决数据传输量的问题，这为不同速度的相机提供了合适的配置和连接⽅式；其中，基本（Base）配置的有效数据带宽（时钟75MHz时），可达1．8Gbps，完全可以满⾜系统使⽤数字摄相机最⼤1．44Gbps数据量的需要，由此，⾼速电⼦存储系统与摄相机连接的数据接⼝采⽤BaseCameraLink的形式。

CameraLink协议和FPGA的数字图像信号源设计关键字: FPGA Camera Link 标准 CMOS1 引言目前，各种图像设备已广泛应用到航空航天、军事、医疗等领域。

图像信号源作为地面图像采集装置测试系统中的一部分，其传输方式及信号精度都是影响系统性能的重要因素。

由于图像信号的传输速率高，数据量大，在传输过程中，其精度和传输距离易受影响。

为了提高信号传输距离和精度设计了由FPGA内部发出图像数据，并通过FPGA进行整体时序控制;输出接口信号转换成符合Camera Link标准的低电压差分信号(LVDS)进行传输。

该图像信号源已成功应用于某弹载记录器的地面测试台系统中。

2 Camera Link接口及图像数据接口信号Camera Link标准是由国家半导体实验室(National Semiconductor)提出的一种Channel Link技术标准发展而来的，该接口具有开放式的接口协议，使得不同厂家既能保持产品的差异性，又能互相兼容。

它在传统LVDS传输数据的基础上又加载了并转串发送器和串转并接收器，可在并行组合的单向链路、串行链路和点对点链路上，利用SER,DES(串行化,解串行化)技术以高达4.8 Gb,s的速度发送数据。

CameraLink标准使用每条链路需两根导线的LVDS传输技术。

驱动器接收28个单端数据信号和1个时钟信号，这些信号以7:1的比例被串行发送，也就是5对LVDS信号通道上分别传输4组LVDS数据流和1组LVDS时钟信号，即完成28位数据的同步传输只需5对线，而且在多通道66 MHz像素时钟频率下传输距离可达6 m。

Camera Link是在Channel Link的基础上增加了一些相机控制信号和串行通信信号，定义出标准的接头也就是标准化信号线，让Camera及影像卡的信号传输更简单化，同时提供基本架构(Base Configuration)、中阶架构(Medium Configuration)及完整架构(Full Configuration)三种:基本架构属单一Camera Link元件，为单一接头;中阶架构属双组Camera Link元件，为双组接头;完整架构属三组Camera Link元件，为三组接头。

基于Camera Link的高速图像传输模块及时序优化设计汝兴海;任勇峰;李辉景;王淑琴【摘要】为了解决图像信号源卡与高速图像记录器实际测试过程中出现的误码较多、图像显示效果不佳等问题,给出了系统组成及原理,并在对发送与接收时序及误码出现原因加以细致分析后,提出了时钟相移与降频等方法对发送端的时序进行优化设计;通过实验对比优化前与优化后发送端的波形图以及数据校验结果,证明了优化后的数据传输更加稳定可靠,大大减少了误码的出现,提高了图像数据的准确率与可靠性;因此该优化方法切实有效,并且对其他高速同步数据的发送与接收具有一定的参考价值.【期刊名称】《计算机测量与控制》【年(卷),期】2015(023)007【总页数】3页(P2546-2548)【关键词】Camera Link;高速图像传输;时序优化【作者】汝兴海;任勇峰;李辉景;王淑琴【作者单位】中北大学仪器科学与动态测试教育部重点实验室;电子测试技术重点实验室,太原 030051;中北大学仪器科学与动态测试教育部重点实验室;电子测试技术重点实验室,太原 030051;中北大学仪器科学与动态测试教育部重点实验室;电子测试技术重点实验室,太原 030051;中北大学仪器科学与动态测试教育部重点实验室;电子测试技术重点实验室,太原 030051【正文语种】中文【中图分类】TN919.82图像的采集与存储设备已经广泛应用于工业生产、医疗卫生、航空航天等领域，因此图像数据的准确性与可靠性对设备有着重大的意义。

图像数据的位数多、速率快，数据量较大，且数据变化时建立时间较长。

同时，在传输通道中，各位信号延迟难以完全相同，变化后不会同时达到稳定，则数据传输就可能出现较多的误码。

本文针对实际传输中出现的问题，优化了图像发送时序，从而将数据中出现的误码加以解决。

1.1 系统组成高速图像记录器用于对某飞行器在飞行过程中采集的图像数据加以存储并实时显示。

为了对高速图像记录器进行测试，研制了图像信号源卡，模拟飞行器上搭载的高速相机。

1Camera link1.1引言Camera link 是一个为视觉应用设计的通讯接口，它对NS的Channel link技术进行了拓展.1.2约定文档中“shall”表示强制要求，“can”表示可选。

1.3LVDS技术描述低压差分信号是一个高速、低功耗、常用的接口标准。

又称为ANSI/TIS/EIA-644。

最大传输速率1.923Gbps。

差分信号能承受±1v的共模噪声。

1.4Channel Link国家半导体（NS）为了解决平板显示问题开发了channel link技术，基于LVDS物理层。

channel link包含一个发一个收，发送端接收28位的单端信号和一个单端时钟，数据按照7:1串行化，这样需要4根LVDS数据线和一个LVDS时钟线。

接收端接收4个LVDS数据流和一个专用时钟，并转换成28bits数据和一个时钟。

示意图如下1.5Camera Link的5种配置方式每种配置支持不同的位宽，方便制造商选择不同的配置来匹配他们的产品。

•lite - Supports up to 10 bits, one connector•base - Supports up to 24 bits, one connector•medium - Supports up to 48 bits, two connectors•full - Supports up to 64 bits, two connectors•80 bit - Supports up to 80 bits, two connectors1.6技术优势1.6.1较小的连接器和线缆28bits可以通过5个LVDS对传输，降低了接插件的大小，为更小的相机提供了可能。

1.6.2高数据传输速率Channel Link家族芯片的最大速率可达2.38Gbps，符合当前传输速度不断提高的趋势2相机信号要求2.1介绍主要介绍信号的定义，Camera Link线缆提供控制信号、串行通信和视频数据。

CameraLink接口
1.CameraLink接口简介
1.1CameraLink标准概述
CameraLink技术标准是基于NationalSemiconductor公司的ChannelLink标准发展而来的，而ChannelLink标准是一种多路并行LVDS传输接口标准。

低压差分信号（LVDS）是一种低摆幅的差分信号技术，电压摆幅在350mV左右，具有扰动小，跳变速率快的特点，在无失传输介质里的理论最大传输速率在1.923Gbps。

90年代美国国家半导体公司（NationalSemiconductor）为了找到平板显示技术的解决方案，开发了基于LVDS物理层平台的
如图
位
5路LVDS
恢复成
A、B 和C
口G和芯
E和H，
那么
H的8
从
中读取处FPGA DDR 包括2RAM 另外，
子模块来完成位宽的转换。

2.4modelsim仿真结果
图2.4modelsim仿真结果
如图2.4，被测FPGA每来一个行同步，CameraLink模块获取行地址后读取DDR2中的数据写入缓存模块，等到下一个行同步来的时候把所读的数据从缓存模块中输出。

实际要求的是每个行同步来后要读取一行数据，大小为2048x12bit，为了缩小仿真时间，仿真时没一行的数据长度为：80x12bit。

图2.5五路CameraLink仿真输出
如图2.5，当下个行同步来的时候缓存数据输出，输出的数据时连续的。

CameraLink 图像采集接口电路1．Camera Link标准概述Camera Link 技术标准是基于 National Semiconductor 公司的 Channel Link 标准发展而来的，而 Channel Link 标准是一种多路并行 LVDS 传输接口标准。

低压差分信号（ LVDS ）是一种低摆幅的差分信号技术，电压摆幅在 350mV 左右，具有扰动小，跳变速率快的特点，在无失传输介质里的理论最大传输速率在 1.923Gbps 。

90 年代美国国家半导体公司（ National Semiconductor ）为了找到平板显示技术的解决方案，开发了基于 LVDS 物理层平台的 Channel Link 技术。

此技术一诞生就被进行了扩展，用来作为新的通用视频数据传输技术使用。

如图1 所示， Channel Link 由一个并转串信号发送驱动器和一个串转并信号接收器组成，其最高数据传输速率可达 2.38G 。

数据发送器含有 28 位的单端并行信号和 1 个单端时钟信号，将 28 位 CMOS/TTL 信号串行化处理后分成 4 路 LVDS 数据流，其 4 路串行数据流和 1 路发送 LVDS 时钟流在 5 路 LVDS 差分对中传输。

接收器接收从 4 路 LVDS 数据流和 1 路 LVDS 时钟流中把传来的数据和时钟信号恢复成 28 位的 CMOS/TTL 并行数据和与其相对应的同步时钟信号。

图1 camera link接口电路2．Channel Link标准的端口和端口分配2.1 ．端口定义一个端口定义为一个 8 位的字，在这个 8 位的字中，最低的 1 位（ LSB ）是 bit0 ，最高的 1 位（ MSB ）是 bit7 。

Camera Link 标准使用 8 个端口，即端口 A 至端口 H 。

2.2 ．端口分配在基本配置模式中，端口 A 、 B 和 C 被分配到唯一的 Camera Link 驱动器 / 接收器对上；在中级配置模式中，端口 D 、 E 和 F 被分配到第二个驱动器 / 接收器对上；在完整配置模式中，端口 A 、 B 和 C 被分配到第一个驱动器 / 接收器对上，端口 D 、 E 和 F 被分配到第二个驱动器 / 接收器对上，端口 G 和 H 被分配到第三个驱动器 / 接收器对上（见图2 ）。

Dalsa采集卡如何与数字相机配合工作目录1: 简介 (4)2: CamExpert简介 (4)3: S2工作在Free－run形式下 (7)4: S2工作在外触发形式下 (10)5:使用固定或可变图像长度 (19)1：简介本文档主要介绍Dalsa公司的CameraLink采集卡与CameraLink数字相机如何进展配置工作。

以Dalsa 的X64－CL采集卡与Dalsa公司的S2 线扫描相机为例，详细描绘相机的每种工作方式下，硬件，软件应该如何设置，使系统正常工作。

主要包括：1.CamExpet简介2.S2 在Free-run形式下工作3.S2 在外触发形式下工作4.S2 与编码器同步采集，使用固定或可变图像的区别2：CamExpert简介1.进入CamExpert：双击桌面上的“CamExpert〞图标运行Sapera LT采集配置软件。

2.软件界面介绍：①③②⑤该软件界面分为5大区域，①为本地采集卡及其端口选择区；②为常用相机配置文件选择区；③为相机参数配置区；④为相机采集显示区；⑤为操作显示区。

下面分别介绍各区域的功能及使用。

3.本地采集卡及其端口选择区：在①区中显示了所有本地可用的设备，用户可根据需要选那么采集卡。

Dalsa的采集卡一般远离主板的端口为＃1，或CameraLinkBase接口；靠近主板的端口为＃2或CameraLinkMedium、CameraLinkFull接口。

如相机连接采集卡上＃1端口那么选择“cameralink #1〞；反之那么选择“cameralink #2〞；如在菜单View 中选择Virtual Devices，可看到该软件可支持的所有板卡型号〔见下列图〕。

4.常用相机配置文件选择区：在②区中显示在①区中所选采集卡可以支持的常用相机配置文件，用户可轻松选择无需人工输入配置参数。

同时，用户也可在③区中自行输入相机配置参数并存入②区中的User’s Configuration File目录下。

标准cameralink接口Cameralink是一种数字接口标准，用于连接工业相机和数字信号处理器。

它提供了一种高速、可靠的方式来传输图像数据，适用于工业自动化、机器视觉和医疗成像等领域。

本文将介绍标准cameralink接口的基本原理、特点和应用。

1. 基本原理。

标准cameralink接口基于同步传输技术，采用了基于像素的并行数据传输方式。

它使用了三种不同的信号线，基础相机线、中继相机线和扩展相机线。

基础相机线用于传输图像数据、触发信号和相机控制信号，中继相机线用于传输额外的图像数据，扩展相机线用于传输高速图像数据。

通过这些信号线的组合，cameralink接口可以实现高速、稳定的图像数据传输。

2. 特点。

标准cameralink接口具有以下特点：高速传输，cameralink接口支持高达850MB/s的数据传输速率，能够满足工业相机对于高速图像采集的需求。

灵活性，cameralink接口可以支持不同分辨率、不同帧率的图像传输，适用于各种不同的应用场景。

可靠性，cameralink接口采用了差分信号传输技术，具有抗干扰能力强、传输稳定可靠的特点。

易于集成，cameralink接口标准化，各种厂家生产的工业相机和数字信号处理器都可以实现互操作性，方便用户进行系统集成。

3. 应用。

标准cameralink接口广泛应用于工业自动化、机器视觉和医疗成像等领域。

在工业自动化领域，cameralink接口可以实现高速、精准的图像采集和处理，用于产品质量检测、物体识别和测量等应用。

在机器视觉领域，cameralink接口可以实现高分辨率、高帧率的图像传输，用于无人驾驶、智能监控等应用。

在医疗成像领域，cameralink接口可以实现高清晰度、高对比度的图像传输，用于医学诊断、手术导航等应用。

总结。

标准cameralink接口是一种高速、可靠的数字接口标准，适用于工业相机和数字信号处理器之间的图像数据传输。

Cameralink简介CameraLink是一种专门针对机器视觉应用领域的串行通信协议，使用低压差分信号LVDS传输。

CameraLink标准在ChannelLink 标准的基础上有多加了6对差分信号线，4对用于并行传输相机设备:、1位图4位视频控制信号FVAL:帧同步信号。

当FVAL为高时表示相机正输出一帧有效数据LVAL:行同步信号。

当FVAL为高时，LVAL为高表示相机正输出一有效的行数据。

行消隐期的长短由具体的相机和工作状态有关。

DVAL:数据有效信号。

当FVAL为高并且LVAL为高时，DVAL 为高表示相机正输出有效的数据,该信号可用可不用，也可以作为数据传输中的校验位。

CLOCK:这一信号为图像的像素时钟信号，在行有效期内像素信号串行通信信号CameraLink标准定义了2对LVDS线缆用来实现相机与图像采集卡之间的异步串行通信控制。

相机和图像采集卡至少应该支持9600的波特率。

这两个串行信号是相机:SerTFG(相机串行输出端至图像采集卡串行输入端)SerTC(图像采集卡串行输出端至相机串行输入端) 其通信格式为:1位起始位、8位数据位、1位停止位、无奇偶校验位和握手位。

相机电源并不是由CameraLink连接器提供的，而是通过一个个4bits:;行有信号(DVAL)，只有在数据有效信号为高电平时，图像采集卡才接受图像信息。

24bits图像数据可以是一个像素点的24-bitRGB数据、3个像素点的8-bit黑白图像数据、1到2个像素点的10-bit 或12-bit的黑白图像数据、一个像素点的14-bit或16-bit的黑白图像数据。

Medium模式需要两块Channe1Link的芯片和两个CameraLink 机械接口，发送器在每个像素时钟里发送4Obits数据，包括4bits 的图像使能信号和36bits的图像数据。

4bits图像使能信号与Base模式下相同。

36bits图像数据可以是一个像素点的36-bit 或到4个4bitsA口(8位))、)。

Cameralink简介CameraLink是一种专门针对机器视觉应用领域的串行通信协议，使用低压差分信号LVDS传输。

CameraLink标准在ChannelLink标准的基础上有多加了6对差分信号线，4对用于并行传输相机控制信号，其它2对用于相机和图像采集卡(或其它图像接受处理设备)之间的串行通信。

CameraLink标准中，相机信号分为四种: 电源信号、视频数据信号(ChannelLink标准)、相机控制信号、串行通信信号、视频数据信号。

视频数据信号视频数据信号部分是CameraLink的核心，该部分为其实就是Channel Link协议。

主要包括5对差分信号，即X0-~X0+、X1-~X1+、X2-~X2+、X3-~X3+、Xclk-~Xclk+；视频部分发送端将28位的数据信号和1个时钟信号，按7:1的比例将数据转换成5对差分信号，接收端使用Channel Link芯片（如Channel Link转TTL/CMOS 的芯片DS90CR288A）将5对差分信号转换成28位的数据信号和1个时钟信号。

28位的数据信号包括4位视频控制信号和24位图像数据信号。

4位视频控制信号FVAL:帧同步信号。

当FVAL为高时表示相机正输出一帧有效数据LVAL:行同步信号。

当FVAL为高时，LVAL为高表示相机正输出一有效的行数据。

行消隐期的长短由具体的相机和工作状态有关。

DVAL:数据有效信号。

当FVAL为高并且LVAL为高时，DVAL为高表示相机正输出有效的数据,该信号可用可不用，也可以作为数据传输中的校验位。

CLOCK:这一信号为图像的像素时钟信号，在行有效期内像素时钟的上升沿图像数据稳定。

值得说明的是，CLOCK信号单独采用一对LVDS信号传输，不管相机是否处于工作状态，CLOCK信号应该始终有效，它是ChannelLink芯片的输入时钟，是ChannelLink芯片之所以能在4对信号线中传输28位数据，就是因为对CLOCK信号7倍频的结果。