数字电路实验(0)数字实验箱与QuartusII的使用2015

《硬件描述语言及应用》实验讲义2015-2016年度第二学期实验一、EDA软件使用一、实验目的：1、掌握MAX+PLUS Ⅱ软件的使用；2、掌握文本编辑器和波形编辑器的使用。

二、实验仪器微机一台。

三、实验原理1、MAX+PLUS Ⅱ软件MAX+PLUS II 9.3界面友好，使用便捷，被誉为业界最易学易用的EDA 软件。

支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。

MAX+PLUS II 具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。

在适配之后，MAX+PLUS II生成供时序仿真用的EDIF、VHDL和Verilog 三种不同格式的网表文件。

MAX+PLUS II支持主流的第三方EDA工具，如Synopsys、Cadence、Synplicity、Mentor、Viewlogic、Exemplar和Model Technology等。

MAX+PLUS II支持除APEX20K系列之外的所有Altera FPG/CPLD 大规模逻辑器件。

2、Verilog语言简介(1) 什么是Verilog HDLVerilog HDL是硬件描述语言的一种，用于数字电子系统设计。

它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。

它是目前应用最广泛的一种硬件描述语言之一。

(2) Verilog HDL的历史Verilog HDL是在1983年由GDA（GateWay Design Automation）公司的Phil Moorby首创的。

Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司（Cadence Design System）的第一个合伙人。

在1984年～1985年，Moorby设计出了第一个关于Verilog-XL的仿真器，1986年，他对Verilog HDL的发展又做出了另一个巨大贡献：即提出了用于快速门级仿真的XL 算法。

quartus ii实验报告Quartus II实验报告引言：Quartus II是一款由Intel公司开发的集成电路设计软件，广泛应用于数字逻辑设计和FPGA开发领域。

本实验报告旨在介绍Quartus II的基本功能和使用方法，并通过实际案例展示其在数字逻辑设计中的应用。

一、Quartus II概述Quartus II是一款功能强大的集成电路设计软件，它提供了从设计到验证的全套工具。

Quartus II支持多种编程语言，如VHDL和Verilog，使得用户可以根据自己的需求选择适合的语言进行设计。

此外，Quartus II还提供了丰富的库和模块，方便用户进行快速原型开发和验证。

二、Quartus II的基本功能1. 设计入口Quartus II提供了多种设计入口，包括图形界面、命令行和脚本等方式。

用户可以根据自己的习惯和需求选择适合的方式进行设计。

图形界面友好易用，适合初学者；命令行和脚本则更适合有一定经验和需求的用户。

2. 设计编辑Quartus II提供了强大的设计编辑功能，用户可以在其中创建和编辑设计模块、信号线和电路连接等。

设计编辑界面清晰简洁，用户可以方便地进行设计布局和调整。

3. 仿真和验证Quartus II内置了仿真和验证工具，用户可以通过仿真来验证设计的正确性和性能。

仿真工具支持波形查看和信号分析等功能，帮助用户进行设计调试和优化。

4. 综合和优化Quartus II具备强大的综合和优化功能，可以将设计代码转化为硬件描述，进而生成逻辑电路。

综合工具会根据用户的约束条件和优化目标，自动进行逻辑优化和资源分配，提高设计的性能和效率。

5. 布局和布线Quartus II提供了先进的布局和布线工具，可以将逻辑电路映射到实际的FPGA芯片上。

布局工具可以根据用户的约束条件和性能要求，自动进行电路元件的位置分配；布线工具则负责将电路元件之间的连接线路进行规划和布线。

6. 下载和调试Quartus II支持将设计文件下载到目标FPGA芯片上，并提供了调试工具来验证和调整设计的正确性。

实验一Quartus II工具使用一、实验目的1.掌握Quartus II的开发界面和开发流程；2.掌握用原理图方法进行电路设计；3.经过比较了解利用verilog语言进行电路设计的优点；4.学会对设计电路进行波形功能仿真。

二、实验设备1.安装Quartus II软件的计算机2.SmartEDA实验箱三、实验内容1.打开Quartus II工作环境，如图1所示。

图1 打开Quartus II工作环境2.新建一个Quartus工程，在File菜单中选择New Project Wizard帮助新建工程。

打开Wizard之后，界面如图2所示。

点击Next，输入工程工作路径、工程文件名以及顶层实体名。

注意：这里输入的顶层实体名字必须与之后设计文件（比如.v文件）的顶层模块名相同，默认实体名与工程文件名相同，本次实验采用这种命名方法，当然用户也可以根据需要输入不同的实体名。

工作路径：E:\yourname\decode_38 //yourname用个人姓名全拼替换工程文件名：decode_38顶层实体名：decode_38输入结束后如图3所示。

输入结束后点击Next。

图2 New Project Wizard界面图3 输入设计工程信息3.添加设计文件，界面如图4所示。

如果用户之前已经有设计文件（比如.v文件），那么再次添加相应文件；如果没有完成的设计文件，点击Next，之后添加并且编辑设计文件。

图4 添加设计文件4.选择设计所用器件。

由于本次实验使用SmartEDA实验箱，用户必须选择与SmartEDA实验箱相对应的FPGA器件型号。

观察实验箱上蓝色核心板上最大的芯片，可知选用的芯片为Cyclone系列的型号为EP1C6Q240C8的器件。

图5 选择相应器件如图5所示，在Family菜单中选择Cyclone。

在Target device选项框中选择Specific device selected in ‘Available devices’ list。

Q u a r t u s I I软件的使用入门4．1Quartus II 简介Quautus II是Altera 公司的综合性PLD开发软件,支持原理图、VHDL、Verilog-HDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整的PLD设计流程。

它支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。

对EDA第三方工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。

在本教程中使用的Quartus II的版本为5.0 。

4．1．1 设计工作流程用户首先对所做项目进行设计，明确设计目的、设计要求。

然后利用原理图输入方式或文本输入方式进行设计输入。

输入完成后进行编译，若编译过程中发现错误，则应检查设计输入以修改错误，直至没有错误产生。

编译完成后进行仿真，检查是否达到了设计要求，若未达到要求，需重新检查设计输入及编译过程，不断迭代、收敛直至满足设计要求。

最后将设计配置到目标器件中进行硬件验证与测试。

4．1．2 Quartus II 的图形用户界面Quartus II 的图形用户界面如图所示，从图中可以看出共有以下几个子窗口。

编辑输入窗口项目导航窗口状态窗口消息窗口图Quartus II软件的图形用户界面1．Project navigator 项目导航窗口项目导航窗口包括3个可以切换的标签：Hierarchy标签用于层次显示，提供了逻辑单元、寄存器、存储器使用等信息；File和Design Units 提供了工程文件和设计单元的列表。

2．编辑输入窗口设计输入的主窗口，无论原理图还是硬件描述语言编译、仿真的报告都显示在这里。

3．Status窗口状态窗口，用以显示各系统运行阶段的进度。

4．Message窗口消息窗口，实时提供系统消息、警告和错误等信息。

QuartusII教程（完整版）Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (4)3 文本编辑（verilog） (14)4 波形仿真 (17)Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。

进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。

图 1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。

还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。

建立工程的步骤如下：（1）选择File菜单下New Project Wizard ，如图1.2所示。

图 1.2 建立项目的屏幕（2）输入工作目录和项目名称，如图1.3所示。

可以直接选择Finish，以下的设置过程可以在设计过程中完成。

图 1.3 项目目录和名称（3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。

图 1.4 加入设计文件（4）选择设计器件，如图1.5所示。

图 1.5 选择器件（5）选择第三方EDA综合、仿真和时序分析工具，如图1.6所示。

图 1.6 选择EDA 工具（6）建立项目完成，显示项目概要，如图1.7所示。

图 1.7 项目概要1.2 原理图的输入原理图输入的操作步骤如下：（1）选择File 菜单下New ，新建图表/原理图文件，如图1.8 所示。

图 1.8 新建原理图文件（2）在图1.9的空白处双击，屏幕如图1.10所示：（3）在图1.10的Symbol Name 输入编辑框中键入dff后，单击ok按钮。

此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图1.11）单击鼠标左键，使其固定；（4）重复（2）、（3）步骤，给图中放一个input、not、output 符号，如图1.11所示；在图1.11中，将光标移到右侧input 右侧待连线处单击鼠标左键后，再移动到D触发器的左侧单击鼠标左键，即可看到在input和D触发器之间有一条线生成；图1.9 空白的图形编辑器图1.10 选择元件符号的屏幕图1.11 放置所有元件符号的屏幕（5）重复（4）的方法将DFF和output连起来，完成所有的连线电路如图1.12所示；（6）在图1.12中，双击input_name使其衬低变黑后，再键入clk，及命名该输入信号为clk，用相同的方法将输出信号定义成Q；如图1.13所示。

实验一_QuartusII的使用引言：Quartus II是一款由美国Intel公司开发的FPGA设计软件，广泛应用于数字集成电路设计和原型验证。

本实验将介绍Quartus II的基本使用方法，包括项目创建、设计输入、约束设置、编译与仿真等。

一、环境准备二、项目创建1.启动Quartus II软件，选择"File" -> "New Project Wizard"创建新项目。

在弹出的对话框中，选择项目的存储位置和名称，并选择合适的目标设备和设计流程。

点击"Next"进入下一步。

2.在第二步中，选择项目的项目类型和是否要添加预定义的IP （Intellectual Property）核。

IP核是现成的、可重用的模块，可以简化设计。

根据自己的需求进行选择，点击"Next"。

3.在第三步中，选择顶层设计文件的命名，并点击"Next"。

5.在第五步中，对项目的设置进行回顾，并点击"Finish"完成项目创建。

三、设计输入1.双击项目中的顶层设计文件，打开Design Entry工具。

在Design Entry工具中，可以通过图形界面或者Verilog/VHDL语言进行设计输入。

a.如果选择使用图形界面，可以在左侧工具栏中选择需要的元件，然后在设计区域中拖拽放置，最终形成需要的电路结构。

b.如果选择使用Verilog/VHDL语言，可以在设计区域中输入相应的代码，然后进行语法检查。

2.在设计完成后，可以使用编译按钮对设计进行编译。

编译过程中，Quartus II会对设计进行分析、优化和进行布线等操作，生成逻辑网表。

四、约束设置1.双击项目中的顶层设计文件，打开Design Constraints工具。

在Design Constraints工具中，可以设置时钟频率、信号约束、引脚约束等。

实验题目：Quartus II 软件操作一、实验目的(1)了解并掌握QuartusII软件图形输入的使用方法。

(2)了解并掌握仿真（功能仿真及时序仿真）方法及验证设计正确性。

二、实验内容及步骤1.实验内容：本实验通过简单的例子介绍FPGA开发软件QuartusII的使用流程，包括图形输入法的设计步骤和仿真验证的使用以及最后的编程下载。

2.实验步骤：在QuartusII中通过原理图的方法，使用与门和异或门实现半加器。

原理图第1步：打开QuartusII软件，新建一个空项目。

选择菜单File->New Project Wizard，进入新建项目向导，填入项目的名称“hadder”。

第2步：单击Next按钮，进入向导的下一页进行项目内文件的添加操作，或直接点击Next按钮。

第3步：选择CPLD/FPGA器件，选择芯片系列为“MAX II”，型号为“EPM240T100C5”。

向导的后面几步不做更改，直接点击Next即可，最后点击Finish结束向导。

第4步：新建一个图形文件。

选择File->New命令，选择“Diagram/Schematic File”，点击OK按钮完成。

将该图形文件另存为hadder.bdf。

第5步：在图形编辑窗口的空白处双击，打开符号库窗口。

选择好需要的符号后，单击OK按钮，界面将回到原理图编辑界面，然后单击左键即在窗口内放置该符号。

分别放置与门“7408”和异或门“xor”。

第6步：在编辑窗口中放入两个输入符号，命名为a和b。

放置2个输出“output”符号，并分别命名为s、cout。

将各符号连接起来。

第7步：保存图形文件，进行语法检查和编译。

在信息（Messages）窗口中显示检查结果。

第8步：仿真。

执行File->New命令，选择“Other Files”选项页中 Vector Waveform File，并单击OK按钮，打开矢量波形编辑器窗口。

另存矢量波形文件为hadder.vwf。

QuartusII软件使用说明Quartus II软件使用说明1.介绍Quartus II是一款由Intel开发的集成电路设计软件，主要用于数字逻辑电路的设计和开发。

本文将详细介绍Quartus II软件的安装、基本功能以及常用的设计流程。

2.安装2.1 硬件要求确定您的计算机是否符合Quartus II的硬件要求，包括处理器、内存和硬盘空间。

2.2 安装程序从Intel官方网站Quartus II的安装程序，并按照指引执行安装步骤。

2.3 许可证文件在安装过程中，您需要提供许可证文件以完成软件的激活。

3.Quartus II界面3.1 工程导航器工程导航器是Quartus II的主界面，您可以在此查看和管理当前项目下的所有文件和文件夹。

3.2 编辑器Quartus II提供了多种编辑器，包括原理图编辑器、文本编辑器和波形编辑器等。

您可以根据需要选择适合的编辑器进行设计和编码。

4.基本功能4.1 创建新工程在工程导航器中，选择“新建”并指定工程名称和存储位置，然后选择设计类型和顶层设计文件。

4.2 添加文件通过“添加文件”功能可以将需要的文件添加到工程中，包括原理图文件、VHDL文件和Verilog文件等。

4.3 综合与分析在设计过程中，需要进行综合和分析以验证电路功能和逻辑正确性。

4.4 时序约束通过时序约束可以设置电路的时钟频率、延迟和时序要求等。

4.5 编译报告编译报告可以查看设计的状态和一些警告或错误信息。

5.设计流程5.1 设计规划在设计之前，需要进行设计规划，包括确定设计目标、功能分析和资源规划等。

5.2 电路设计按照设计规划进行电路设计，包括原理图设计、RTL设计和模块设计等。

5.3 综合与优化对设计进行综合和优化，以达到性能和资源的平衡。

5.4 约束设置与时序分析设置时序约束并进行时序分析，以保证电路满足时序要求。

5.5 布局与布线对设计进行物理布局和布线，以优化电路的布局及信号传输路径。

§2.3 相关技术基本知识与基本技能一、QuartusⅡ原理图输入法应用数字逻辑电路的基本知识，使用QuartusⅡ原理图输入法可非常方便地进行数字系统的设计。

应用QuartusⅡ原理图输入法，还可以把原有的使用中示规模的通用数字集成电路设计的数字系统移植到FPGA或CPLD中。

下面以一个二人表决器的设计为例说明QuartusⅡ原理图输入法的使用方法。

(一)建立工程文件夹1.新建一个文件夹作为工程项目目录首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根目录，比如D:，只能是根b录下的b录，比如D:\EDA _book\code\Chapter3\BiaoJueQi。

下一页§2.3 相关技术基本知识与基本技能2.建立工程项目运行Quartus Ⅱ软件，执行File=>New Project Wizard 命令，建立工程，如图2-17所示。

在图2-18界面中单击Next按钮。

在所弹出的图2-19 New Project Wizard对话框中，填写Directory，Name, Top-Level Entity等项目。

其中第一、第二、第三个文本框分别是工程项目目录、项目名称和项目顶层设计实体的名称。

单击Next按钮，出现添加工程文件的对话框，如图2-20所示。

若原来己有文件，可选择相应文件，这单直接单击Next进行下一步，选择FPGA器件的型号，如图2-21所示。

下一页上一页§2.3 相关技术基本知识与基本技能在Family下拉框中，根据需要选择一种型号的FPGA，比如Cyclone系列FPGA。

然后在“Available devices:”中根据需要的FPGA 型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选中“Show Advanced Devices”以显示所有的器件型号。

再单击Next按钮，出现如图2-22所示对话框。

Quartus_II使用方法第1章QUARTUS II2.1 QUARTUSII概述设计输入是设计者对系统要实现的逻辑功能进行描述的过程。

设计输入有多种表达方式，常用的用原理图输入、硬件描述语言输入、网表输入等。

1、原理图输入：原理图设计输入方式是利用软件提供的各种原理图库，采用画图的方式进行设计输入。

这是一种最为简单和直观的输入方式。

原理图输入方式的效率比较低，半只用于小规模系统设计，或用于在顶层拼接各个以设计完成的电路子模块。

2、硬件描述语言输入：这种设计输入方式是通过文本编辑器，用VHDL，Verilog或AHDL等硬件描述语言进行设计输入。

采用语言描述的有点事效率较高，结果容易仿真，信号观察方便，在不同的设计输入库之间转换方便，适用于大规模数字系统的设计。

但语言输入必须依赖综合器，只有好的综合器才能把语言综合成优化的电路。

3、网表输入：现代可编程数字系统设计工具都提供了和它第三方EDA工具相连接的接口。

采用这种方法输入时，可以通过标准的网表把它设计工具上已经实现了的设计直接移植进来，而不必重新输入。

一般开发软件可以接受的网表有EDIF格式、VHDL 格式及Verilog格式等。

在用网表输入时，必须注意在两个系统中采用库的对应关系，所有的库单元必须一一对应，才可以成功读入网表[6]。

2.2 QUARTUSII建立工程项目在Quartus II 中，用户的每个独立设计都对应一个工程项目，每个工程项目可包含一个或多个设计文件。

其中一个是顶层文件，编译器是对项目中的顶层文件进行编译的，项目同时还管理编译过程中产生的各种中间文件，这些中间文件的文件名相同，但后缀名不同。

为了便于管理，对于每个新的项目应该建立一个单独的子目录。

指定项目名称的步骤如下：1. 打开Quartus II，在File 菜单中选择New Project Wizard 项，将出现工程项目建立向导对话框。

如图2-1 (a)所示。

2. 点击“Next”，进入到如图2-1 (b)所示的工程项目命名对话框，在最上面的文本输入框中输入为该项目所建的目录名，如本例为“E:\Clock”，在中间的文本输入框中输入项目名称，本次实验为“adder”，在最下面的文本输入框中输入最顶层模块的名称“adder”。

Quartus II 使用方法实例：设计一个3线-8线译码器，真值表如表1所示：（１）设置使能控制端，低电平有效。

（２）输出高电平有效。

（３）采用Verilog语言的文本输入方式。

(4) 进行功能仿真与验证。

程序：//Gate-level description of a 3-to-8line decoder (Figure 1)module _3to8decode(A1,A2,A3,E,Y);input A1,A2,A3,E; //定义输入信号output[7:0] Y; //定义输出信号wire A1not,A2not,A3not,Enot; //定义电路内部节点信号not n1(A1not,A1), //非门调用n2(A2not,A2),n3(A3not,A3),n4(Enot,E);and n5(Y[0],A3not,A2not,A1not,Enot), //与门调用n6(Y[1],A3not,A2not,A1,Enot),n7(Y[2],A3not,A2,A1not,Enot),n8(Y[3],A3not,A2,A1,Enot), //与门调用n9(Y[4],A3,A2not,A1not,Enot),n10(Y[5],A3,A2not,A1,Enot),n11(Y[6],A3,A2,A1not,Enot),n12(Y[7],A3,A2,A1,Enot);endmodule一．打开Quartus II二．创建一个工程1．执行菜单命令“File > New Project Wizard”，打开Introduction对话框。

单击“Next”。

2．选择所建立工程的工作目录，输入工程名称、顶层实体名工程名称可以是任何名字，建议使用和顶层实体名相同的名字。

顶层实体名称必须和顶层文件名字相同！单击“Next”。

3．若事先没有写好verilog程序，则直接点next3．注意红色圈出的部分，其他的默认，点next4．默认，next5．确认红色圈出部分一致，点finish工程创建完成。

QuartusII软件的使用方法QuartusII的设计流程QuartusII软件的使用方法：1.建立一个放置与此工程相关的所有设计文件的文件夹任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。

一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中.2。

建立工程（1）双击QuartusII软件启动图标，即可启动QuartusII软件，启动界面如图1所示.（2）选择菜单File→New Preject Wizard命令，即弹出“工程设置”对话框（图2），以此来建立新的工程。

(3)在单击“next”后，出现了设置工程的基本信息，如图3所示。

完成图3中基本信息的输入后，单击图3中的“finish "按钮。

3。

建立文件当工程建立好以后，我们就可以建立设计文件。

下面我们以一个半加器的VHDL的设计，来介绍在QuartusII如何实现VHDL语言输入。

(1）建立文件。

单击“File"菜单下的“New"命令，在弹出“New”对话框如图4所示。

在“Device Design Files”页面下双击“VHDL File"选项后建立新文件，如图5所示。

图5 VHDL文本编辑窗口（2）输入程序。

在图1-11中输入半加器的VHDL程序,如图6所示。

（3)保存文件。

单击保存文件按钮，将输入的VHDL语言程序保存为half_add。

vhd文件,注意后缀名是.vhd，单击“保存”按钮即可保存文件，如图7.4.编译工程(1）选择目标芯片。

单击“Assigments”菜单下的“device”命令，在弹出的对话框中按照图8进行设置。

设置完后单击“finish”。

图1—29图8（2）编译工程。

在图1-11中单击水平工具条上的编译按钮，或选择菜单Processing下的Start Complilation，开始编译。

实验一、Quartus II的使用—电路图输入方式一、实验目的：（1）熟悉Quartus II开发环境的使用（2）掌握利用Quartus II进行简单数字电路设计的基本流程及方法（3）掌握Quartus II开发环境中建立电路图的方法（4）了解Quartus II下简单设置输入激励的方法二、实验步骤下面以1位全加器为例介绍如何使用Altera Quartus II设计软件来对可编程逻辑器件进行编程。

（1）双击桌面上Quartus II 图标，运行Quartus II 软件，如图所示：图1 Quartus II 软件界面（2）建立工程。

选择菜单File→New Project Wizard，如图2所示图2 选择建立新工程向导菜单项单击菜单项New Project Wizard 后，出现向导提示框，单击按钮Next，出现如图3所示New Project Wizard 对话框界面，在该界面中输入相应工程名称和存放路径，然后单击按钮Next。

图3 New Project Wizard对话框界面出现如图4所示的Add Files 对话框界面，在File name 栏中输入文件名称，如“Adder”。

图4 Add Files对话框界面出现如图 5 所示的器件设置对话框界面，实验系统使用的是MAXII 系列的EPM1270T144C5 芯片，找到该器件后选中它，然后一直单击按钮Next，完成新工程的建立图5 器件设置对话框界面（3）新建设计文件建立新工程后，选择菜单File→New，弹出如图6 所示的新建设计文件选择窗口。

选择框中的Device Design Files 页下的项目Block Diagram/Schematic File，使用图形设计方式，单击按钮OK，则打开了图形编辑器窗口。

图6 新建设计文件选择框选择菜单File→Save As，在文件保存对话框中输入文件名，如Adder，然后单击按钮“保存”，则创建了图形设计文件Adder（4）设计逻辑电路。

实验一quartus使用实验1用Verilog HDL语言完成基本电路的设计一、实验目的1．熟悉QuartusⅡ的V erilog HDL文本设计流程全过程及波形时序仿真方法；2．学习简单组合电路的设计。

二、实验内容1．用Verilog HDL语言设计简单组合电路。

2．利用QuartusⅡ开发平台完成电路的文本编辑输入和编译等步骤。

3．在进行时序仿真，验证本项设计的功能。

三、参考程序module muxtwo(a,b,s,y);input a , b , s;output y;assign y=(s?a:b);endmodule四、实验步骤1.建立工作库文件夹(1)新建文件夹。

这里假设本项设计的文件夹取名为muxtwo，在E盘中，路径为E:\muxtwo 。

注意：●文件夹名字不能用中文，最好也不要用数字。

●工程文件夹不要设在计算机已有的安装目录中，也不要建立在“桌面”上，更不要将其直接放在安装目录中。

●不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。

2.创建工程(1)打开并建立新工程管理窗口。

菜单操作：file—new project wizard，即弹出设置窗口，如图1-1所示。

填好内容后，单击Next按钮。

图1-1 利用“New Preject Wizard”创建工程muxtwo注意：●图中的第一编辑框中的E:\muxtwo表示工程所在的工作库文件夹●第二编辑框中的muxtwo表示此项工程的工程名。

工程名可以取任何其它的名，也可直接用顶层文件的模块实体名。

●第三编辑框中的muxtwo表示当前工程顶层文件的实体名，这里即是muxtwo 。

(2)将设计文件加入工程中。

弹出如图1-2所示的对话框。

（现在还没有输入源程序，故不用添加）单击Next。

图1-2 将所有相关的文件都加入进此工程(3)选择目标芯片。

根据实验箱提供的器件型号选择目标器件。

弹出如图1-3所示的对话框。