广工自动化学院-数电实验-题目：可编程逻辑器件FPGA(计数译码显示系统设计)

一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。

二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。

它主要由译码器和显示器两部分组成。

译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。

1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。

常见的译码器有二进制译码器、十进制译码器等。

2. 显示器：显示器用于显示译码器输出的控制信号。

常见的显示器有七段显示器、液晶显示器等。

本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。

三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。

四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。

2. 按照实验原理图连接译码器和显示器，确保连接正确无误。

3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。

4. 调整译码器的输入代码，验证译码器的工作性能。

5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。

6. 记录实验数据，撰写实验报告。

五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。

2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。

3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。

4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。

六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。

一、实验目的通过本次实验，使学生掌握可编程逻辑器件（FPGA）的基本原理和操作方法，了解其结构特点和应用领域。

通过实验，培养学生动手实践能力和创新意识，提高学生运用FPGA进行数字系统设计和验证的能力。

二、实验原理可编程逻辑器件（FPGA）是一种高度集成的数字电路，具有可编程性、可扩展性和可重用性。

FPGA主要由可编程逻辑单元、可编程互连资源、时钟管理单元、I/O单元等组成。

通过编程，用户可以根据自己的需求定制FPGA内部逻辑结构，实现各种数字电路功能。

FPGA编程通常采用硬件描述语言（HDL），如VHDL或Verilog。

HDL描述了电路的功能和结构，通过编译和综合，生成FPGA内部的逻辑资源分配和互连关系。

实验中，我们将使用Quartus II软件进行FPGA编程和仿真。

三、实验内容1. FPGA基础操作（1）安装Quartus II软件，熟悉软件界面和基本操作。

（2）搭建FPGA实验平台，包括FPGA开发板、电源、连接线等。

（3）将FPGA开发板连接到计算机，进行硬件初始化和配置。

2. FPGA编程（1）使用VHDL或Verilog语言编写实验程序，实现简单的数字电路功能，如全加器、编码器、译码器等。

（2）将编写好的程序导入Quartus II软件，进行编译和综合。

（3）观察编译报告，检查程序语法错误和资源占用情况。

（4）进行仿真，验证程序功能是否正确。

3. FPGA下载与验证（1）将编译后的程序下载到FPGA芯片中。

（2）使用示波器或逻辑分析仪等工具，观察FPGA输出的波形，验证程序功能。

（3）根据实验要求，修改程序参数，优化电路性能。

四、实验步骤1. 搭建实验平台（1）将FPGA开发板连接到计算机，确保所有连接线正确。

（2）检查电源电压，确保FPGA芯片供电正常。

2. 编写程序（1）打开Quartus II软件，创建新工程。

（2）选择合适的HDL语言，编写实验程序。

（3）保存程序，并添加到工程中。

实验报告
电子班倪佳华 222009315220022
一．实验名称
原理图输入法进行计数与译码显示单元的设计
二．实验目的
1）掌握元件例化基本方法
2）加深原理图的绘制
三．实验原理
利用原有的led_decoder.vhd的VHDL语言文本设计文件生成
原理图符号，并调用Quartus II提供的库资源中的元件计数器
74160，完成设计与译码器相结合的设计。

四．实验过程
1）在实验2的led_decoder工程的基础下进行
2）新建原理图文件，放置元件，结果见图表1：
图表1
3）编译工程，查看RTL，见图表2
4）创建波形仿真文件，进行仿真，查看结果见图表3：
图表3
五．实验总结
注意事项：
（1）在一个工程中有多个实体的时候，在编译的时候要设置顶层实体为希望编译的那个
（2）多个波形仿真文件存在时，也要进行选择。

计数译码显示电路实验报告实验目的：掌握编码与解码的基本原理和技术。

设计与实现一个计数译码显示电路。

提高电子电路设计与实验能力。

实验原理：计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。

它通过计数器将输入的时钟信号转化为二进制数码输出，然后通过译码器将二进制数码转为七段数码管的控制信号，从而使得七段数码管实现相应的数字显示。

实验器材：1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤：1. 将CD4017计数器芯片的1脚连接到电源Vcc，16脚连接到地GND。

2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置，并设置相应的电源和开关。

3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地，将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。

4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。

5. 连接七段数码管的共阳脚到电源Vcc。

实验结果：通过调整计数器CD4017的时钟频率、复位电平和输入信号，我们可以观察到七段数码管显示出不同的数字，从0到9循环显示。

实验分析：计数译码显示电路利用计数器进行计数和译码器进行解码，通过将二进制数码转换为七段数码管的控制信号，实现了数字的显示。

实验中需要注意选择适当的电阻、电容等元器件，以确保电路的稳定工作。

另外，对于七段数码管的显示，还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。

实验总结：通过本实验，我们掌握了计数译码显示电路的基本原理与设计方法，提高了对数字集成电路的理解和应用能力。

实验结果令人满意，并加深了对数字电路的认识。

在今后的学习和实践中，我们将继续加强对电子电路设计与实验的掌握，提高自己的技术水平。

fpga数码管显示实验原理FPGA（Field-Programmable Gate Array）数码管显示实验是一种利用FPGA进行数字数码管显示控制的实验。

FPGA是一种可编程逻辑器件，可实现数字逻辑电路的设计与实现。

本实验的原理是通过FPGA控制数码管的亮灭状态和显示的数字，以实现不同数字的显示。

整个实验可以分为数字信号生成、数码管扫描和数码管显示三个模块。

1.数字信号生成模块数字信号生成模块是实现FPGA输出驱动数码管的主要模块。

FPGA的管脚可以设置为输入或输出。

在本实验中，FPGA的输出管脚和数码管的输入管脚相连，通过FPGA控制输出信号，驱动数码管显示对应数字。

数字信号生成的步骤如下：（1）设置FPGA的输出管脚为输出模式（输出高电平或低电平）；（2）通过FPGA内部逻辑电路产生或处理需要显示的数字信号；（3）将处理好的数字信号传输到FPGA输出管脚；（4）输出管脚通过外部的连接线连接到数码管的输入管脚。

2.数码管扫描模块数码管扫描模块是为了能够显示多位数字，需要对数码管进行扫描操作。

扫描操作的原理是通过快速切换数码管的亮灭状态来实现显示多个数字的效果。

数码管通常由多个数字显示单元组成，每个数字显示单元对应一个输入管脚，FPGA的输出信号控制数码管上的不同数字显示单元。

数码管扫描的步骤如下：（1）设置FPGA的输出管脚为输出模式；（2）产生一个使得一些数码管显示的数字信号；（3）通过控制FPGA输出管脚的电平状态来选择需要显示的数码管；（4）不断循环上述步骤，可以实现多个数码管显示的效果。

3.数码管显示模块数码管显示模块是实现数码管上显示特定数字的部分。

在本实验中，常用的是共阳数码管和共阴数码管。

共阳数码管需要将管脚接上Vcc电源，通过地线控制输出高电平使得数码管亮起。

共阳数码管的原理是通过控制对应的输出管脚输出低电平，控制数码管上的七段LED显示不同的数字。

共阴数码管则需要将管脚接上地线，通过Vcc电源控制输出高电平使得数码管亮起。

实验报告课程名称_数字逻辑及系统设计实验学生学院____计算机____________ 专业班级 _ 学号学生姓名指导教师年月日一、 实验目的1. 熟练掌握基本门电路的主要用途以及验证它们的逻辑功能。

2. 熟练掌握常用组合逻辑电路的基本原理及其逻辑电路功能。

3. 熟练掌握常用时序逻辑电路的基本原理及其逻辑电路功能。

4. 掌握Libero IDE 基于FPGA 的设计流程。

5. 熟悉FPGA 的设计与开发流程。

熟悉芯片烧录的流程及步骤。

二、 实验要求1. 要求每人能独立完成实验。

严禁抄袭。

2. 能独立搭建Libero IDE 软件基础环境，掌握FPGA 的开发流程。

3. 按照实验指导书中P56-69的实验步骤进行设计，每一步骤均需要截图显示。

4. 完成3次仿真（综合前，综合后，布局布线后），并将仿真波形截图显示。

5. 将程序烧录到Actel Proasic3 A3P030 FPGA 核心板，在数字逻辑及系统实验箱上完成连线，验证代码的正确性。

6. 纸制版的封面单面打印，其他页面必须双面打印。

全班刻一张光盘。

三、 实验内容1. 设计题目：用3-8译码器74HC138实现举重比赛的裁判表决电路的组合逻辑函数，写出模块代码和测试平台代码。

2. 74HC138功能表参照教材中P53表2-9，引脚图参照实验指导书中P30图2-16。

3. 把每一个步骤的实验结果截图，按实验指导书中P6图1-7中所列FPGA 引脚，手工分配引脚，最后通过烧录器烧录至FPGA 核心板上。

4. 按分配的引脚连线，实测相应功能并记录结果。

四、 实验结果与截图1. 模块及测试平台代码清单。

AC BC AB Y ++=2. 第一次仿真结果。

（将波形窗口背景设为白色．．，调整窗口至合适大小，使波形能完整显示，对窗口截图．．。

）3. 综合结果（截图．．）。

（将相关窗口调至合适大小，使RTL图能完整显示，对窗口截图。

）．．）。

回答输出信号是否有延迟，延迟时间约为多少答：有延迟, 延迟时间约为400ps5.第三次仿真结果（布局布线后）（截图．．）。

数字逻辑原理与FPGA设计课程设计一、前言数字逻辑与FPGA设计是电子信息工程领域中重要的基础课程。

本课程设计旨在让学生深入理解数字逻辑原理并将其应用于FPGA设计的实践中，提高学生的实践能力、创新能力和综合素质。

二、任务概述本次课程设计任务是设计一个8位计数器，能够实现自动计数和手动计数两种方式，并且实现在计数到特定值时自动停止计数的功能。

具体任务要求如下：2.1 模块设计设计一个包含以下五个模块的组合电路：•输入接口模块：包括计数器启动信号和计数方式选择信号两个输入信号。

•表计数模块：显示当前的计数值。

•计数控制模块：控制计数器的计数方向和停止计数。

•8位计数器模块：实现8位计数器的核心功能。

•自动重置模块：当计数值达到特定值时，自动重置计数器。

具体每个模块的设计需要根据具体需求来实现。

2.2 输入接口设计输入接口包括计数器启动信号和计数方式选择信号两个输入信号。

计数器启动信号为高电平有效信号，当计数器启动信号为高电平时，计数器开始工作。

计数方式选择信号为二进制信号，其中最低位选择自动计数或手动计数，次低位选择计数方向。

2.3 表计数模块设计表计数模块用于显示当前的计数值，以方便用户观察和使用。

计数值将以BCD码输出，同时显示在两个不同数码管上。

2.4 计数控制模块设计计数控制模块用于实现计数器的计数方向控制和停止计数功能。

计数方向控制信号包括加法计数和减法计数，停止计数信号表示计数器停止计数。

2.5 8位计数器模块设计8位计数器模块是本次课程设计的核心功能模块，用于实现基本的计数功能。

计数器顺序计数或者逆序计数，每次计数值递增或递减1。

2.6 自动重置模块设计当计数值达到特定值时，自动重置计数器。

这样可以方便地实现周期性计数功能。

三、实验流程3.1 硬件设计1.根据任务需求，完成每个模块的硬件设计。

2.所有硬件设计完成后，根据各模块的输入输出端口连接实现各个模块的组合电路设计。

3.2 Verilog代码实现1.根据硬件设计，编写各模块的Verilog代码。

一、实训目的本次数电数码管显示实训的主要目的是通过实际操作，让学生掌握数码管的基本原理、工作方式以及动态扫描显示电路的设计方法。

通过实训，学生能够熟练使用数码管进行数字显示，了解数码管驱动电路的设计和调试方法，并能够运用Verilog HDL语言进行层次化设计电路。

二、实训环境1. 实训仪器：数码管、数据选择器、可编程芯片（如FPGA/CPLD）、仿真软件（如ModelSim）、开发平台（如Quartus）等。

2. 实训内容：设计一个3位数码管动态扫描显示电路，显示学生学号的后3位数字。

提高性实验包括增加一个功能切换控制开关，以实现数码管显示数字的自动循环移位，以及其他显示功能。

三、实训原理数码管是一种常用的数字显示器件，分为七段数码管和十四段数码管。

本实训采用七段数码管，由七个LED灯组成，分别代表数字“0”至“9”以及部分字符。

数码管显示数字时，通过控制LED灯的亮灭来实现。

动态扫描显示电路利用了分时扫描技术，通过轮流点亮数码管的各个段，使得人眼感觉数码管同时显示多个数字。

动态扫描显示电路的关键在于控制各个数码管的显示时间以及段选信号的分配。

四、实训过程1. 设计电路原理图根据实训要求，设计一个3位数码管动态扫描显示电路的原理图。

电路包括数码管、数据选择器、可编程芯片以及时钟信号发生器等部分。

2. 编写Verilog HDL代码使用Verilog HDL语言编写数码管动态扫描显示电路的代码，实现电路的功能。

代码主要包括以下部分：（1）数码管段选信号发生器：产生数码管的段选信号，控制LED灯的亮灭。

（2）数码管位选信号发生器：产生数码管的位选信号，实现动态扫描。

（3）数据选择器：选择要显示的数字，并将其输出到数码管。

（4）时钟信号发生器：产生时钟信号，控制动态扫描的速度。

3. 仿真实验使用仿真软件对编写的Verilog HDL代码进行仿真实验，验证电路的功能。

观察仿真波形，确保电路能够正常工作。

实验九计数、译码与显示一、实验目的1.进一步掌握中规模集成电路计数器的应用。

2.掌握译码驱动器的工作原理及其应用方法。

二、实验原理和电路在数字系统中，经常需要将数字、文字和符号的二进制编码翻译成人们习惯的形式直观地显示出来，以便查看。

显示器的产品很多，如荧光数码管、半导体、显示器、液晶显示和辉光数码管等。

数显的显示方式一般有三种，一是重叠式显示，二是点阵式显示，三是分段式显示。

重叠式显示：它是将不同的字符电极重叠起来，要显示某字符，只需使相应的电极发亮即可，如荧光数码管就是如此。

点阵式显示：利用一定的规律进行排列、组合，显示不同的数字。

例如火车站里显示列车车次、始发时间的显示就是利用点阵方式显示的。

分段式显示：数码由分布在同一平面上的若干段发光的笔划组成。

如电子手表、数字电子钟的显示就是用分段式显示。

本实验中，我们选用常用的共阴极半导体数码管及其译码驱动器，它们的型号分别为LC5011-11共阴数码管，74LS248 BCD码4-7段译码驱动器。

译码驱动器显示的原理框图如图1.9.1所示。

LC5011-11共阴数码管和74LS248译码驱动器管脚排列如图1.9.2所示。

图1.9.1 译码显示原理图LC5011-11共阴数码管其内部实际上是一个八段发光二极管负极连在一起的电路，如图1.9.3（a）所示。

当在a.b……g、DP段加上正向电压时，发光二极管就亮。

比如显示二进制数0101（即十进制数5），应使显示器的a.f.g.c.d段加上高电平就行了。

同理，共阳极显示应在各段加上低电平，各段就亮了，见图1.9.3（b）。

（a）LC5011-11管脚图（b）74LS248管脚图图1.9.2 显示器和译码驱动器外管脚排列图（a）（b）图1.9.3 半导体数码管显示器内部原理图74LS248是4线-7线译码器/驱动器。

其逻辑功能见表1.9.1。

它的基本输入信号是4位二进制数（也可以是8421 BCD码），D、C、B、A，基本输出信号有七个：a、b、c、d、e、f、g。