二进制计数器十进制计数器N进制

74LS197引脚图
74LS197
CT/ LD CR
D3 D2 D1 D0
逻辑功能示意图
芯片内有一个二进制计数器和一个八进制计数器
CP下降沿( )触发器翻转
有置“0”端和置数端，低电平有效。
2. 同步二进制计数器
同步计数器：计数脉冲同时接到各位触发器，各位触发器状态的变 换与计数脉冲同步。
异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因 而工作速度较慢。
Q2
Q1
Q0
与关系
Q
J FF3
QJ
FF2
Q
J FF1
J
Q FF0
K
K
K
K
Q
Q
Q
Q
RD
CP
由主从型 JK 触发器组成的同步四位二进制加法计数器
计数脉冲同时加到各位触发器上，当每个到来后触发器状态是 否改变要看J、K的状态。
Q3
Q2
Q1
Q0 最低位触发器FF0每一个
与关系
脉冲就翻转一次；
Q
J FF3
K
JK触发器构成减法计数器
74LS197集成4位异步二进制加法计数器
U CC C R Q 3 D 3 D1 Q 1 C P0
Q3 Q2 Q1 Q0
14 13 12 11 10 9
8 74LS197
CP1
CP0 12 3 45 6
7
C T/ L D Q 2 D 2 D 0 Q 0 C P1 G N D
小结
2. 同步二进制计数器
74LS161型四位同步二进制计数器
(a) 外引线排列图； (b) 逻辑符号
表21.3.4 74LS161型同步二进制计数器的功能表

2、用74LS161设计一种十进制计数器（P163图和图 ）（或 自拟旳不大于10进制旳计数器），接入译码显示电路。时 钟信号用手动单次脉冲或1HZ旳正方波信号，观察电路旳 计数、译码、显示过程。
3、将1HZ旳正方波信号改为1KHZ旳正方波，用示波器分别观 察十进制计数器Q0、Q1、Q2、Q3旳输出波形以及CP旳波形。
(2) M > N 旳情况
用多片 N 进制集成计数器组合起来才干构成 M 进制计数器 。各片之间（或称为各级之间）旳连接方式可分为串行进位方式 、并行进位方式、整体置零方式和整体置数方式几种。
若 M 能够分解为若干个因数相乘，即 （ N i ≤N ），则能够采用 串行进位方式或并行进位方式将各个 N i 进制计数器连接起来， 构成 M 进制计数器。在串行进位方式中，以低位片旳进位输出信 号作为高位片旳时钟输入信号；在并行进位方式中，以低位片旳 进位输出信号作为高位片旳工作状态控制信号，全部芯片旳 CP 输入端同步接计数输入信号。
清 数据输入 使
零
置数
能
74LS161功能表
CR LD CP ET 操作状态
0 x x x 清除 1 0 x 预置 1 1 0 保持 1 1 1 计数
ET=CTT&ETP CO=Q3Q2Q1Q0
74LS90异步二五十 进制计数器
74LS90功能表
（2）任意进制计数器旳构成
中规模集成计数器除按其本身进制实现计数功能外，还 能够采用反馈法构成任意进制旳计数器。假定已经有旳是 N 进制计数器，需要得到 M 进制计数器。
M < N 旳情况
用一片N进制中规模集成计数器能够构成 2≤M≤N 旳任 意进制计数器。
a）置零法（复位法） 利用集成计数器旳异步置零端，经过 反馈线逼迫计数器置零。当计数器从全 0 状态 S 0 开始 计数并接受了 M 个计数脉冲后，进入 S M 状态。假如将 S M 状态译码产生一种置零信号加到计数器旳异步置零端 ，则计数器将立即返回 S 0 状态，这么就能够跳过 N － M 个状态，得到 M 进制计数器。

数字电子
24
2、用M 进制集成计数器构成 进制计数 、 进制集成计数器构成 集成计数器构成N 利用同步清零或置数端获得 N 进制计数 思 路： M 进制计数到 SN –1 后使计数回到 S0 状态 当 的二进制代码； 步 骤：1. 写出状态 SN–1 的二进制代码； 2. 求归零逻辑表达式； 求归零逻辑表达式； 3. 画连线图。 画连线图。 构成十二进制计数器。 十二进制计数器 位二进制计数器 [例] 用4位二进制计数器 74163 构成十二进制计数器。 解： SN−1 = S11 = 1011 Q0 Q1 Q2 Q3 1. 2. 归零表达式： 归零表达式：
21
复位输入 置位输入 时钟 R0（1） R0（2） R9（1） R9（2） CP （ ） （ ） （ ） （ ） H H X L L X X H H X X X L L L X H L X L X X L H X L X L
数字电子
X X X
L L H
任意N 六、任意N进制计数器的构成 1.用触发器和门电路设计 用触发器和门电路设计 同步、 同步 异步) 2.用集成计数器构成 清零端 (同步、异步 用集成计数器构成 置数端 4 ( M = 2 或M = 10) 级联
数字电子 14
四、异步二进制计数器
数字电子
15
数字电子
16
数字电子
17
数字电子
18
数字电子
19
74LS290的特点： 的特点： 的特点 包含1个 位二进制计数器 包含 个1位二进制计数器 和1个异步五进制计数器 个异步五进制计数器 R0（1） = R0（2） =1， ， （ ） （ ） R 9（1）• R9（2） =0，直接置 ，直接置0 （ ） （ ） R9（1） = R9（2） =1， 直接置 ， 直接置9 （ ） （ ） R0（1） • R0（2） =0且 R 9（1）• R9（2） =0，加计数 且 ， （ ） （ ） （ ） （ ）

《时序逻辑电路》知识要点复习一、时序逻辑电路1、时序逻辑电路：电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。

时序逻辑电路具有记忆功能。

2、时序逻辑电路分类：可分为两大类：同步时序电路与异步时序电路。

（1）同步时序电路：各触发器都受到同一时钟脉冲控制，所有触发器的状态变化都在同一时刻发生。

（2）异步时序电路：各触发器没有统一的时钟脉冲(或者没有时钟脉冲)，各触发器状态变化不在同一时刻发生。

计数器、寄存器都属于时序逻辑电路。

3、时序逻辑电路由门电路和触发器组成，触发器是构成时序逻辑电路的基本单元。

二、计数器1、计数器概述：（1）计数器：能完成计数，具有分频、定时和测量等功能的电路。

（2）计数器的组成：由触发器和门电路组成。

2、计数器的分类：按数制分：二进制计数器、十进制计数器、N 进制(任意进制)计数器；按计数方式分：加法计数器、减法计数器、可逆计数器；按时钟控制分：同步计数器、异步计数器。

3、计数器计数容量（长度或模）:计数器能够记忆输入脉冲的数目，就称为计数器的计数容量（或计数长度或计数模），用 M 表示。

3 位二进制同步加法计数器：M=23=8，n 位二进制同步加法计数器：M=2n，n 位二进制计数器需要用n个触发器。

4、二进制计数器(1)异步二进制加法计数器：如下图电路中，四个JK触发器顺次连接起来，把上一触发器的Q 端输出作为下一个触发器的时钟信号，CP0=CP CP1=QCP2=Q1CP3=Q2，J=K=1J1=K1=1 J2=K2=1 J3=K3=1Q3Q2Q1Q为计数输出，Q3为进位输出，Rd 为异步复位（清0）这样构成了四位异步二进制加计数器。

在计数前清零，Q3Q2Q1Q=0000；第一个脉冲输入后，Q3Q2Q1Q=0001；第二个脉冲输入后，Q3Q2Q1Q=0010；第三个脉冲输入后，Q3Q2Q1Q=0011，……，第15个脉冲输入后，Q3Q2Q1Q=1111，第16个脉冲输入后，Q3Q2Q1Q=0000，并向高位输出一个进位信号，当下一个脉冲来时，进入新的计数周期。