四位十进同步可逆计数器
- 格式:doc
- 大小:135.50 KB
- 文档页数:6
同步和异步十进制加法计数器的设计全文共四篇示例,供读者参考第一篇示例:同步和异步是计算机系统中常用的两种通信机制,它们在十进制加法计数器设计中起到了至关重要的作用。
在这篇文章中,我们将深入探讨同步和异步十进制加法计数器的设计原理及应用。
让我们来了解一下十进制加法计数器的基本概念。
十进制加法计数器是一种用于执行十进制数字相加的数字电路。
它通常包含多个十进制加法器单元,每个单元用于对应一个十进制数位的运算。
在进行加法操作时,每个数位上的数字相加后,可能会产生进位,这就需要进位传递的机制来满足计数器的正确操作。
在同步十进制加法计数器中,每个十进制加法器单元都与一个时钟信号同步,所有的操作都按照时钟信号的节拍来进行。
具体来说,当一个数位的加法计算完成后,会将结果通过进位端口传递给下一个数位的加法器单元,这样就能确保每个数位的计算都是按照特定的顺序来进行的。
同步十进制加法计数器的设计较为简单,在时序控制方面有很好的可控性,但由于需要受限于时钟信号的频率,其速度受到了一定的限制。
在实际应用中,根据不同的需求可以选择同步或异步十进制加法计数器。
如果对计数器的速度要求较高,并且能够承受一定的设计复杂度,那么可以选择异步设计。
如果对计数器的稳定性和可控性要求较高,而速度不是首要考虑因素,那么同步设计可能更为适合。
无论是同步还是异步,十进制加法计数器的设计都需要考虑诸多因素,如延迟、数据传输、进位控制等。
通过合理的设计和优化,可以实现一个高性能和稳定的十进制加法计数器,在数字电路、计算机硬件等领域中有着广泛的应用。
同步和异步十进制加法计数器的设计都有其各自的优势和劣势,需要根据具体的需求来选择合适的设计方案。
通过不断的研究和实践,我们可以进一步完善十进制加法计数器的设计,为计算机系统的性能提升和应用拓展做出贡献。
希望这篇文章能够为大家提供一些启发和帮助,让我们共同探索数字电路设计的奥秘,开拓计算机科学的新境界。
第二篇示例:同步和异步计数器都是数字电路中常见的设计,用于实现特定的计数功能。
十进制可逆计数器74LS192引脚图管脚及功
能表
2011年05月19日11:22 本站整理作者:本站用户评论(0)
关键字:
十进制可逆计数器74LS192引脚图管脚及功能表
74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:
图5-4 74LS192的引脚排列及逻辑符号
(a)引脚排列(b) 逻辑符号
图中:为置数端,为加计数端,为减计数端,为非同步进位输出端,为非同步借位输出端,P0、P1、P2、P3为计数器输入端,为清除端,Q0、Q1、Q2、Q3为数据输出端。
其功能表如下:
74ls00 是常用的2输入四与非门集成电路,他的作用很简单顾名思义就是实现一个与非门。
Vcc 4B 4A 4Y 3B 3A 3Y
┌┴—┴—┴—┴—┴—┴—┴┐
__ │14 13 12 11 10 9 8│
Y = AB )│ 2输入四正与非门 74LS00
│ 1 2 3 4 5 6 7│
└┬—┬—┬—┬—┬—┬—┬┘
1A 1B 1Y 2A 2B 2Y GND
<74LS00引脚图>
74LS00真值表:
A=1 B=1 Y=0
A=0 B=1 Y=1
A=1 B=0 Y=1
A=0 B=0 Y=1
表5-2 74LS192的功能表
[图]74LS20管脚图74LS27管脚图
74LS20管脚图74LS27管脚图
(5) 74LS20四输入双与非门,管脚图如附图1-31所示。
(6) 74LS27三输入三或非门,管脚图如附图1-32所示。
实验二异步复位十进制可逆计数器一、实验目的:学习时序电路的设计、仿真和硬件测试,进一步熟悉VHDL设计技术。
图1 含计数使能、异步复位和计数值并行预置功能4位加法计数器二、实验原理:实验图1是一含计数使能、异步复位4位加法计数器,【例1】是其VHDL描述。
由实验图1所示,图中间是4位锁存器;rst是异步清信号,高电平有效;clk是锁存信号;D[3..0]是4位数据输入端。
当ENA为'1'时,多路选择器将加1器的输出值加载于锁存器的数据端;当ENA为'0'时将"0000"加载于锁存器。
三、实验内容1在MAX+plusII上参照例1进行设计、编辑、编译、综合、适配、仿真。
说明例中各语句的作用,详细描述示例的功能特点,给出其所有信号的时序仿真波形。
【例1】LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4B ISPORT (CLK : IN STD_LOGIC;RST : IN STD_LOGIC;ENA : IN STD_LOGIC;OUTY : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT : OUT STD_LOGIC );END CNT4B;ARCHITECTURE behav OF CNT4B ISSIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP_REG: PROCESS(CLK, RST, ENA)BEGINIF RST = '1' THEN CQI <= "0000";ELSIF CLK'EVENT AND CLK = '1' THENIF ENA = '1' THEN CQI <= CQI + 1;END IF;END IF;OUTY <= CQI ;END PROCESS P_REG ; --进位输出COUT<=CQI(0) AND CQI(1) AND CQI(2) AND CQI(3);END behav;四、实验内容2:将实验内容1中的计数器改为十进制可逆计数器, 进行设计、编辑、编译、综合、适配、仿真;并进行引脚锁定以及硬件下载测试。
同步可逆十进制计数器verilog代码以下是一个同步可逆十进制计数器的Verilog代码:```module sync_reversible_counter(input clk, // 输入时钟信号input reset, // 输入复位信号output reg [3:0] count // 输出计数器值);// 定义状态变量reg [2:0] state;// 初始化状态变量和计数器值initial beginstate = 3'b000;count = 4'b0000;end// 状态转移逻辑always @(posedge clk) beginif (reset) begin // 复位信号为高电平时,将状态变量和计数器值重置为初始值state <= 3'b000;count <= 4'b0000;end else begin // 否则进行状态转移操作case (state)3'b000: begin // 当前状态为000时,下一状态为001,计数器加1state <= 3'b001;count <= count + 1;end3'b001: begin // 当前状态为001时,下一状态为010,计数器加1state <= 3'b010;count <= count + 1;end3'b010: begin // 当前状态为010时,下一状态为011,计数器加1state <= 3'b011;count <= count + 1;end3'b011: begin // 当前状态为011时,下一状态为100,计数器加1state <= 3'b100;count <= count + 1;end3'b100: begin // 当前状态为100时,下一状态为101,计数器加1state <= 3'b101;count <= count + 1;end3'b101: begin // 当前状态为101时,下一状态为110,计数器加1state <= 3'b110;count <= count + 1;end3'b110: begin // 当前状态为110时,下一状态为111,计数器加1state <= 3'b111;count <= count + 1;end3'b111: begin // 当前状态为111时,下一状态为000,计数器加1state <= 3'b000;count <= count + 1;endendcaseendendendmodule```这个Verilog代码实现了一个同步可逆十进制计数器。
4位10进制计数显示模块设计
一、实验目的:设计4位10进制计数显示模块。
二、实验要求:
(1)、叙述设计思想;
(2)、4位10进制计数显示模块的VHDL描述;
(3)、画出顶层VHDL文件的图形描述;
(4)、调试程序、下载到实验板验证设计的正确性。
三、实验步骤
1、设计思路
4位10进制计数显示要实现四位数有0000开始,没过1s自动加1,并且可以循环计数。
同时,有使能端(ENA)可以控制暂停计数和继续计数,有复位端(RST)可以是四位数复位(0000)。
要实现这个功能需要用到6个主要元件:分频器、计数器、数码管显示译码器、段控制元件、位选择元件和动态扫描元件。
过程如下图图1所示。
图1
2、实验各个模块的VHDL描述:(1)、分频器元件的VHDL语言
(2)、十进制计数器元件的VHDL语言
(3)、动态扫描元件的VHDL语言(4)、位控制元件的VHDL语言
(5)七段数码显示译码器VHDL语言(6)、段控制元件的VHDL语言
3、顶层VHDL文件的图形描述
4、调试程序、下载到实验板验证设计的正确性。
通过对程序进行调试和引脚合理的分配之后,将程序下载到实验板上,实验结果与预期的一样。
四、实验体会
通过该次实验,对VHDL语言的基本用法和作用有了更深入的理解,运用起来更加熟练;同时,通过元件生成和顶层文件的图形描述,使我对quartus II软件的使用有了更深入了解,这使得我CPLD设计过程更加熟练。
产品性能说明型号规格性能说明型号规格名称74LSSN74LSOO四2输入与非门SN74LSO1四 2输入与非门SN74LSO2四2输入与非门SN74LS03四 2输入与非门SN74LS04六反相器SN74LS05六反相器SN74LS06六反相缓冲器 / 驱动器SN74LS07六缓冲器 / 驱动器SN74LS08四2输入与非门SN74LS09四 2输入与非门SN74LS10三3输入与非门SN74LS11三 3输入与非门SN74LS12三3输入与非门SN74LS13三 3输入与非门SN74LS14六反相器 . 斯密特触发SN74LS15三 3输入与非门SN74LS16六反相缓冲器 / 驱动器SN74LS17六反相缓冲器 / 驱动器SN74LS20双 4输入与门SN74LS21双 4输入与门SN74LS22双 4输入与门SN74LS25双 4输入与门SN74LS26四 2输入与非门SN74LS27三 3输入与非门SN74LS28四输入端或非缓冲器SN74LS30八输入端与非门SN74LS32四 2输入或门SN74LS33四 2输入或门SN74LS37四输入端与非缓冲器SN74LS38双 2输入与非缓冲器SN74LS40四输入端与非缓冲器SN74LS42BCD-十进制译码器SN74LS47BCD-七段译码驱动器SN74LS48BCD-七段译码驱动器SN74LS49BCD-七段译码驱动器SN74LS51三 3输入双与或非门SN74LS54四输入与或非门SN74LS55四 4输入与或非门SN74LS63六电流读出接口门SN74LS73双 J-K触发器SN74LS74双 D触发器SN74LS754位双稳锁存器SN74LS76双 J-K触发器SN74LS78双 J-K触发器SN74LS83双 J-K触发器SN74LS854位幅度比较器SN74LS86四 2输入异或门SN74LS884位全加器SN74LS904位十进制颠簸计数器SN74LS918位移位存放器SN74LS9212分频计数器SN74LS93二进制计数器SN74LS965位移位存放器SN74LS954位并入并出存放器SN74LS109正沿触发双 J- K 触发器SN74LS107双 J-K触发器SN74LS113双 J- K 负沿触发器SN74LS112双 J- K 负沿触发器SN74LS121单稳态多谐振荡器SN74LS114双 J- K 负沿触发器SN74LS123双稳态多谐振荡器SN74LS122单稳态多谐振荡器SN74LS125三态缓冲器SN74LS124双压控振荡器SN74LS1313- 8线译码器SN74LS126四 3态总线缓冲器SN74LS13313输入与非门SN74LS132二输入与非触发器SN74LS137地点锁存 3- 8线译码器SN74LS136四异或门SN74LS139双 2- 4线译码-变换器SN74LS1383- 8线译码 / 变换器SN74LS14710- 4线优先编码器SN74LS145BCD十进制译码 / 驱动器SN74LS153双 4选 1数据选择器SN74LS1488- 3线优先编码器SN74LS155双 2- 4线多路分派器SN74LS1518选 1数据选择器SN74LS157四 2选 1数据选择器SN74LS1544- 16线多路分派器SN74LS160同步 BDC十进制计数器SN74LS156双 2- 4线多路分派器SN74LS162同步 BDC十进制计数器SN74LS158四 2选 1数据选择器SN74LS1648位串入并出移位存放SN74LS1614位二进制计数器SN74LS1668位移位存放器SN74LS1634位二进制计数器SN74LS1694位可逆同步计数器SN74LS1658位移位存放器SN74LS17216位多通道存放器堆SN74LS1684位可逆同步计数器SN74LS1746D 型触发器SN74LS1704x4 位存放器堆SN74LS176可预置十进制计数器SN74LS1734D 型存放器SN74LS182超行进位发生器SN74LS1754D 烯触发器SN74LS18964位随机储存器SN74LS181运算器 / 函数发生器SN74LS191二进制同步可逆计数器SN74LS183双进位保留全价器SN74LS193二进制可逆计数器SN74LS190同步 BCD十进制计数器SN74LS195并行存取移位存放器SN74LS192BCD-同步可逆计数器SN74LS197可预置二进制计数器SN74LS194双向通用移位存放器SN74LS2383- 8线译码 / 多路变换器SN74LS196可预置十进制计数器SN74LS241八缓冲 / 驱动 / 接收器SN74LS221双单稳态多谐振荡器SN74LS243四总线收发器SN74LS240八缓冲 / 驱动 / 接收器SN74LS245八总线收发器SN74LS242四总线收发器SN74LS248BCD-七段译码驱动器SN74LS244八缓冲 / 驱动 / 接收器SN74LS251三态 8- 1数据选择器SN74LS247BCD-七段译码驱动器SN74LS256双四位选址锁存器SN74LS249BCD-七段译码驱动SN74LS258四 2选 1数据选择器SN74LS253双三态 4- 1数据选择器SN74LS260双 5输入或非门SN74LS257四 3态 2- 1数据选择器SN74LS266四 2输入异或非门SN74LS2598位可寻址锁存器SN74LS275七位树型乘法器SN74LS2612x4 位二进制乘发器SN74LS279四 R-S触发器SN74LS273八进制 D 型触发器SN74LS2834位二进制全加器SN74LS276四 J-K触发器SN74LS2934位二进制计数器SN74LS2809位奇偶数发生校检器SN74LS365六缓冲器带公用启动器SN74LS290十进制计数器SN74LS367六总线三态输出缓冲器SN74LS2954位双向通用移位存放器SN74LS3738D 锁存器SN74LS366六缓冲器带公用启动器SN74LS3754位双稳锁存器SN74LS368六总线三态输出反相器SN74LS386四 2输入异或门SN74LS3748D 触发器SN74LS393双 4位二进制计数器SN74LS3778位单输出 D 型触发器SN74LS5748位 D 型触发器SN74LS390双十进制计数器SN74LS6848位数字比较器SN74LS5738位三态输出 D 型锁存器SN74LS6708位数字比较器产品性能说明产品性能说明型号规格型号规格名称名称7474HCSN7404六反相器SN74HC00四2输入与非门SN7406六反相缓冲器 / 驱动器SN74HC02四2输入或非门SN7407六缓冲器 / 驱动器SN74HC03四2输入或非门SN7414六缓冲器 / 驱动器SN74HC04六反相器SN7416六反相缓冲器 / 驱动器SN74HC05六反相器SN7440六反相缓冲器 / 驱动器SN74HC08四2输入与门SN7497六反相缓冲器 / 驱动器SN74HC10三3输入与非门74F SN74HC11三3输入与门74F00高速四 2输入与非门SN74HC14六反相器 / 斯密特触发74F02高速四 2输入或非门SN74HC20双四输入与门74F04高速六反相器SN74HC21双四输入与非门74F08高速四 2输入与门SN74HC27三3输入与非门74F10高速三 3输入与门SN74HC30八输入端与非门74F14高速六反相斯密特触发SN74HC32四2输入或门74F32高速四 2输入或门SN74HC42BCD十进制译码器74F38高速四 2输入或门SN74HC73双 J-K 触的器74F74高速双 D 型触发器SN74HC74双 D型触发器74F86高速四 2输入异或门SN74HC76双 J-K 触的器74F139高速双2-4线译码 / 驱动SN74HC86四2输入异或门器74F151高速双2-4线译码 / 驱动SN74HC107双 J-K 触发器器74F153高速双 4选 1数据选择器SN74HC113双 J- K 负沿触发器74F157高速双 4选 1数据选择器SN74HC123双稳态多谐振荡器74F161高速 6D 型触发器SN74HC125三态缓冲器74F174高速 6D 型触发器SN74HC126四三态总线缓冲器74F175高速 4D 型触发器SN74HC132二输入与非缓冲器74F244高速八总线 3态缓冲器SN74HC137二输入与非缓冲器74F245高速八总线收发器SN74HC1383- 8线译码 / 解调器74F373高速 8D 锁存器SN74HC139双 2- 4线译码 / 解调器74HCT SN74HC1488选 1数据选择器SN74HCT04六反相器SN74HC151双 4选 1数据选择器4000SN74HC1544- 16线多路分派器CD40014二输入或非门SN74HC157四2选 1数据选择器CD4002双 4输入或非门SN74HC1614位二进制计数器CD400618位静态移位存放器SN74HC1634位二进制计数器CD4007双互补对加反相器SN74HC1648位串入并出移位存放器CD4009六缓冲器 / 变换-倒相SN74HC1658位移位存放器CD4010六缓冲器 / 变换-正相SN74HC1734D 型触发器CD4011四 2输入与非门SN74HC1746D 触发器CD4012双 4输入与非门SN74HC1754D 型触发器CD4013置/ 复位双 D 型触发器SN74HC191二进制同步可逆计数器CD40148位静态同步移位存放SN74HC221双单稳态多谐振荡器CD4015双 4位静态移位存放器SN74HC2383- 8线译码器CD4016四双向模拟数字开关SN74HC240八缓冲器CD401710译码输出十进制计数器SN74HC244八总线 3态输出缓冲器CD4018可预置 1/N 计数器SN74HC245八总线收发器CD4019四与或选择门SN74HC251三态 8- 1数据选择器CD402014位二进制计数器SN74HC2598位可寻址锁存器CD40218位静态移位存放器SN74HC266四 2输入异或非门CD40228译码输出 8进制计数器SN74HC2738D 型触发器CD4023三 3输入与非门SN74HC367六缓冲器 /总线驱动器CD40247位二进制脉冲计数器SN74HC368六缓冲器 /总线驱动器CD4025三 3输入与非门SN74HC3738D 锁存器CD4026十进制 /7 段译码 / 驱动SN74HC3748D 触发器CD4027置位 / 复位主从触发器SN74HC393双 4位二进制计数器CD4028BCD十进制译码器SN74HC5418位三态输出缓冲器CD40294位可预置可逆计数器SN74HC5738位三态输出 D 型锁存器CD4030四异或门SN74HC5748D 型触发器CD403164位静态移位存放器SN74HC5958位移位存放器 / 锁存器CD4032三串行加法器SN74HC40287级二进制串行加数器CD4033十进制计数器 /7 段显示SN74HC4046锁相环CD40348位静态移位存放器SN74HC4050六同相缓冲器CD40354位并入 / 并出移位存放器SN74HC40518选 1模拟开关CD40383位串行加法器SN74HC4053三 2选 1模拟开关CD404012位二进制计数器SN74HC406014位计数 / 分频 / 振荡器CD4041四原码 / 补码缓冲器SN74HC4066四双相模拟开关CD4042四时钟 D 型锁存器SN74HC40783输入端三或门CD4043四或非 R/S 锁存器SN74HC45117段锁存 / 译码驱动器CD4044四与非 R/S 锁存器SN74HC4520双二进制加法计数器产品性能说明产品性能说明型号规格型号规格名称名称4000CD4046锁相环4500CD4047单非稳态多谐振荡器CD4502可选通六反相缓冲器CD4048可扩大八输入门CD4503六同相缓冲器CD4049六反相缓冲 / 变换器CD4504六电平变换器CD4050六正相缓冲 / 变换器CD4508双 4位锁存器CD4051单 8通道多路变换 / 分派CD4510BCD可预置可逆计数器CD4052双 4通道多路变换 / 分派CD4511BCD7段锁存 / 译码 / 驱动CD4053三 2通道多路变换 / 分派CD45128通道数据选择器CD40567段液晶显示译码 / 驱动CD4513BCD7段锁存 / 译码 / 驱动CD4060二进制计数 / 分频 / 振荡CD45144- 16线译码器CD4063四位数值比较器CD45154- 16线译码器CD4066四双相模拟开管CD4518双 BCD加法计数器CD406716选 1模拟开关CD4520双二进制加法计数器CD40688输入端与非 / 与门CD452124位分频器CD4069六反相器CD4522可预置 BCD1/N计数CD4070四异或门CD4526可预置二进制 1/N 计数CD4071四 2输入或门CD4527BCD系数乘发器CD4072双四输入或门CD4528双单稳态触发器CD4073三 3输入与门CD453112位奇偶校验电路CD4075三 3输入与门CD45328位优先编码器CD40764位 D 型存放器CD4538双精细单稳态触发器CD4077四异或非门CD4539双四路输据选择器CD4078八输入或 / 或非门CD4541可编程振荡 / 计时器CD4081四输入与门CD45437段锁存 / 译码 / 驱动CD4082双 4输入与门CD45533位 BCD计数器CD4085双 2组 2输入与或非门CD4555双 4选 1译码器CD4086可扩展 2输入与或非门CD4556双 4选 1译码器CD4093四与非斯密特触发器CD45571-64 位可变长度存放器CD40948位移位 / 储存总线存放CD4558BCD-7段译码器CD40963输入 J-K触发器CD4560BCD码加法器CD4098双单稳态触发器CD4561BCD变换成 9的补码输出CD40998位可寻址锁存器CD4566工业准时基准发生器CD40103同步可预置减法器CD4569双 4位可编程 1/NBCD CD40106六斯密特触发器CD4583双斯密特触发器CD40107双 2输入与非缓冲 / 驱动CD45844斯密特触发器CD40110计数/ 译码/锁存 /驱动CD45854位数值比较器CD401746D 触发器CD45998位总线相容寻址锁存器CD401754D 触发器MC145106频次合成器CD40192BCD可预置可逆计数器MC145026遥控编码器CD40193二进制可预置可逆计数器MC145027译码器CD401944位双相移位存放器。
四位十进同步可逆计数器.
CLK接口接入由脉冲模块产生的脉冲,PL由主持人模块发出信号经过一个非门接入,控制计时开始,D/U’接高电平构成减法器,D0和D3接高电平D1和D2接低电平,E接地,输出Q0~Q3与4511的ABCD 相接4511的输出端Qa~Qg和LED数码管对应的接口相连接,LE接口由锁存模块提供经过一个或门接入控制锁存。
倒计时功能主要是利用74LS190计数芯片来实现,同时利用反馈和置数实现进制的转换,以适合分和秒的不同需要。
由于该系统特殊的需要,到各计时器到零时,通过停止控制电路使计数器停止计数并用LED发出警报
74LS190 十进制减计时器
CD4511 是一片CMOS BCD—锁存/7 段译码/驱动器,用于驱动共阴极LED (数码管)显示器的BCD 码—七段码译码器。
编辑本段特点
具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS 电路能提供较大的拉电流。
可直接驱动共阴LED数码管。
A0~A3:二进制数据输入端
/BI:输出消隐控制端
LE:数据锁定控制端
/LT:灯测试端
Ya~Yg:数据输出端
VDD:电源正
VSS:电源负
编辑本段推荐工作条件
电源电压范围:3V~18V
输入电压范围:0V~VDD
工作温度范围:M类-55℃~125℃E类-40℃~85℃
其中a b c d 为BCD 码输入,a为最低位。
LT为灯测试端,加高电平时,显示器正常显示,加低电平时,显示器一直显示数码“8”,各笔段都被点亮,以检查显示器是否有故障。
BI为消隐功能端,低电平时使所有笔段均消隐,正常显示时,B1端应加高电平。
另外CD4511有拒绝伪码的特点,当输入数据越过十进制数9(1001)时,
显示字形也自行消隐。
LE是锁存控制端,高电平时锁存,低电平时
CD4511和CD4518配合而成一位计数显示电路,若要多位计数,只需将计数器级联,每级输出接一只CD4511 和LED 数码管即可。
所谓共阴LED 数码管是指7 段LED 的阴极是连在一起的,在应用中应接地。
限流电阻要根据电源电压来选取,电源电压5V时可使用300Ω的限流电阻。
2.锁存功能
译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。
当LE为“0”电平导通,TG2截止;当LE为“1”电平时,TG1截止,TG2导通,此时有锁存作用。
如图3-3 (3)译码
CD4511译码用两级或非门担任,为了简化线路,先用二输入端与非门对输入数据B、C进行组合,得出
四项,然后将输入的数据A、D一起用
或非门译码。
(4)消隐
BI为消隐功能端,该端施加某一电平后,迫使B端输出为低电平,字形消隐。
消隐控制电路如图3-4所示。
消隐输出J的电平为 J=
=(C+B)D+BI
如不考虑消隐BI项,便得J=(B+C)D
据上式,当输入BCD代码从1010---1111时,J端都为“1”电平,从而使显示
理(转载于/wzhhuihui)
2011-05-25 14:15
数码管显示原理
我们最常用的是七段式和八段式LED数码管,八段比七段多了一个小数点,其他的基本相同。
所谓的八段就是指数码管里有八个小LED发光二极管,通过控制不同的LED的亮灭来显示出不同的字形。
数码管又分为共阴极和共阳极两种类型,其实共阴极就是将八个LED 的阴极连在一起,让其接地,这样给任何一个LED的另一端高电平,它便能点亮。
而共阳极就是将八个LED的阳极连在一起。
其原理图如下。
其中引脚图的两个COM端连在一起,是公共端,共阴数码管要将其接地,共阳数码管将其接正5伏电源。
一个八段数码管称为一位,多个
数码管并列在一起可构成多位数码管,它们的段选线(即
a,b,c,d,e,f,g,dp)连在一起,而各自的公共端称为位选线。
显示时,都从段选线送入字符编码,而选中哪个位选线,那个数码管便会被点亮。
数码管的8段,对应一个字节的8位,a对应最低位,dp对应最高位。
所以如果想让数码管显示数字0,那么共阴数码管的字符编码为00111111,即0x3f;共阳数码管的字符编码为11000000,即0xc0。
可以看出两个编码的各位正好相反。
如下图。
共阳极的数码管0~f的段编码是这样的:。