实验六 组合逻辑电路的设计与测试

数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：U1A 74LS00NU2B74LS00NU3C74LS00N X12.5 VJ1Key = Space J2Key = Space J3Key = Space J4Key = SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。

真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。

2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。

试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C 74LS00NU4D 74LS00NU5D 74LS00NU6A74LS00N U7A74LS00NU8A74LS20D GNDVCC5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VX12.5 VX22.5 V图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B CD X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 11 10 1表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。

数字电子技术项目实训目录项目实训一集成逻辑门电路逻辑功能的测试项目实训二组合逻辑电路的设计与测试项目实训三译码器的使用项目实训四编码译码及数显电路项目实训五数据选择器项目实训六触发器项目实训七集成计数器及应用项目实训八 555时基电路项目实训一集成逻辑门电路逻辑功能的测试一、项目实训目的1．熟悉数字电路实验台的结构、基本功能和使用方法。

2．掌握常用与门、与非门、或门的逻辑功能、测试方法及使用方法。

二、项目实训器材1．数字电路实验台2．元器件： 74LS00 74LS08 74LS32 各一块导线若干三、项目实训说明1．数字电路实验台提供5 V的直流电源供用户使用。

2．连接导线时，最好先测量导线的好坏，为了便于区别，最好用不同颜色导线区分电源和地线，一般用红色导线接电源，用黑色导线接地。

3．实验台“16位逻辑电平输出”模块，由16个开关组成，开关往上拨时，对应的输出插孔输出高电平“1”，开关往下拨时，输出低电平“0”。

4．实验台“16位逻辑电平输输入”模块，提供16位逻辑电平LED显示器，可用于测试门电路逻辑电平的高低，LED亮表示“1”，灭表示“0”。

四、项目实训内容和步骤（1）.74LS00（与非）74LS08（与门）74LS32（或门）管脚排列：（2）测试74LS00、74LS08、74LS32的逻辑功能将集成块正确插入实验台的面板上，注意识别1脚位置，查管脚图，分清集成块的输入和输出端以及接地、电源端。

按下表要求输入高、低电平信号，测出相应的输出逻辑电平。

五、项目实训报告要求1．整理实验结果，填入相应表格中，并写出逻辑表达式。

2．小结实验心得体会。

项目实训二组合逻辑电路的设计与测试一、项目实训目的掌握组合逻辑电路的分析设计、测试方法。

二、项目实训器材1．数字电路实验台2．元器件： 74LS00 74LS20 各一块导线若干三、项目实训说明设计一个三人表决电路，当多数人同意时，则表决通过，逻辑1（灯亮）表示同意通过，逻辑0（灯灭），表示不同意。

课程名称：数字逻辑电路实验指导书课时：8学时集成电路芯片一、简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。

识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一般排在左上端，接地一脚（在左上角）。

在标准形TTL集成电路中，电源端VCC，7脚为GND。

若集端GND一般排在右下端。

如74LS20为14脚芯片，14脚为VCC成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。

二、TTL集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。

2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。

电源极性绝对不允许接错。

3、闲置输入端处理方法(1)悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。

但易受外界干扰，导致电路的逻辑功能不正常。

因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

（也可以串入一只1～10KΩ的固定电阻）或接至某一固定(2)直接接电源电压VCC电压(＋2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。

(3)若前级驱动能力允许，可以与使用的输入端并联。

4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。

当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7KΩ时，输入端相当于逻辑“1”。

对于不同系列的器件，要求的阻值不同。

5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。

否则不仅会使电路逻辑功能混乱，并会导致器件损坏。

6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后，一般取R＝3～5.1K 级电路获得较高的输出电平，允许输出端通过电阻R接至VccΩ。

全加器逻辑电路图一、实验目的1. 掌握组合逻辑电路的设计与测试方法2.掌握半加器、全加器的工作原理。

二、实验原理和电路1、组合逻辑电路的设计使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤如图1.4.1所示。

图1.4.1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

1.半加器根据组合电路设计方法，首先列出半加器的真值表，见表1.4.1。

写出半加器的逻辑表达式S=AB+AB=A⊕BC=AB若用“与非门”来实现，即为半加器的逻辑电路图如图1.4.2所示。

在实验过程中，我们可以选异或门74LS86及与门74LS08实现半加器的逻辑功能；也可用全与非门如74LS00反相器74LS04组成半加器。

(a)用异或门组成的半加器 （b ）用与非门组成的半加器图1.4.2 半加器逻辑电路图2.全加器用上述两个半加器可组成全加器，原理如图1.4.3所示。

图1.4.3由二个半加器组成的全加器 表1.4.2 全加器逻辑功能表 表1.4.1 半加器逻辑功能三、实验内容及步骤1.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

0 10 1 0 0 1根据半加器的逻辑表达式可知，相加的和Y是A、B的异或，而进位Z是A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图1.4.4。

图1.4.4 用一个集成异或门和二个与非门组成半加器⑴在实验仪上用异或门和与门接成以上电路。

A、B接逻辑开关，Y、Z接发光二极管显示。

⑵按表1.4.3要求改变A、B状态，将相加的和Y和进位Z的状态填入下表中。

表1.4.32.测试全加器的逻辑功能。

⑴写出图1.4.5电路的逻辑表达式。

Si = Ci=⑵根据逻辑表达式列真值表，并完成表1.4.4，实验证之。

数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。

1、验证半加器和全加器的逻辑功能。

2、、学会二进制数的运算规律。

3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。

当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。

S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。

当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。

当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。

该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。

《组合逻辑电路》公开课教案一、教学目标：1. 让学生了解组合逻辑电路的基本概念和特点。

2. 让学生掌握组合逻辑电路的分析和设计方法。

3. 培养学生运用组合逻辑电路解决实际问题的能力。

二、教学内容：1. 组合逻辑电路的基本概念2. 组合逻辑电路的特点3. 组合逻辑电路的分析和设计方法4. 组合逻辑电路的应用实例5. 组合逻辑电路的仿真实验三、教学过程：1. 导入：通过简单的生活实例，引发学生对组合逻辑电路的好奇心，激发学习兴趣。

2. 讲解：讲解组合逻辑电路的基本概念、特点和分析设计方法，结合实例进行解释。

3. 互动：引导学生参与课堂讨论，提出问题，共同探讨组合逻辑电路的应用场景。

4. 实践：分组进行组合逻辑电路的仿真实验，让学生动手操作，加深对知识的理解。

四、教学方法：1. 讲授法：讲解基本概念、特点和分析设计方法。

2. 案例分析法：通过实例讲解组合逻辑电路的应用。

3. 互动教学法：引导学生参与课堂讨论，提高学生的思考能力。

4. 实验教学法：进行组合逻辑电路的仿真实验，培养学生的动手能力。

五、教学评价：1. 课堂参与度：观察学生在课堂上的发言和讨论情况，评估学生的参与程度。

2. 实验报告：评估学生在仿真实验中的操作能力和对知识的理解程度。

3. 课后作业：检查学生对课堂内容的掌握情况。

4. 期末考试：检验学生对本节课知识的总体掌握情况。

六、教学资源：1. 教材：《组合逻辑电路》相关章节。

2. 课件：制作组合逻辑电路的课件，用于辅助讲解。

3. 实验设备：计算机、仿真实验软件。

4. 网络资源：查找相关的教学视频、案例，用于课堂拓展。

七、教学环境：1. 教室：宽敞、明亮的教室，配备计算机和投影仪。

2. 实验区：配备计算机和仿真实验软件的实验区。

八、教学进度安排：1. 第一课时：介绍组合逻辑电路的基本概念和特点。

2. 第二课时：讲解组合逻辑电路的分析和设计方法。

3. 第三课时：讲解组合逻辑电路的应用实例。

4. 第四课时：进行组合逻辑电路的仿真实验。

第1篇一、实验目的1. 理解数字逻辑的基本概念和原理；2. 掌握数字逻辑电路的基本分析方法；3. 熟悉数字电路仿真软件的使用；4. 培养实验操作能力和问题解决能力。

二、实验内容及步骤1. 实验一：组合逻辑电路设计（1）设计2选1多路选择器（MUX21）1）根据教材5.1节流程，利用Quartus II完成MUX21的文本编辑输入（MUX21.v）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，a和b分别接来自不同的时钟，输出信号接蜂鸣器；5）编译、下载和硬件测试实验，通过选择键1，控制s，可使蜂鸣器输出不同音调。

（2）设计三人表决电路1）根据教材5.1节流程，利用Quartus II完成三人表决电路的文本编辑输入（图5-36）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，ABC[2..0]分别接自键3、键2、键1；CLK接自时钟CLOCK0(256Hz)，输出信号X接D1，输出信号Y接蜂鸣器；5）编译、下载和硬件测试实验，通过按下键3、键2、键1，控制D1的亮灭。

2. 实验二：时序逻辑电路设计（1）设计‘101’序列检测器1）验证RS/D/JK/T触发器的功能；2）熟悉逻辑分析仪、字发生器的使用；3）形成原始的状态图和状态表；4）采用Mealy型同步时序逻辑电路实现序列检测器的功能；5）初始状态：A，状态1：B，状态2：C；6）状态化简（用隐含表）；7）状态编码（优先级1>2>3的顺序编码）；8）确定激励函数和输出函数，并画出逻辑电路图；9）在Ni Multisim上实现电路的仿真；10）记录实验现象，采用截屏波形的方法。

（2）设计RISC-V五级流水线CPU1）了解数字逻辑与组成原理实践教程；2）设计32位RISC-V五级流水线CPU代码；3）使用Modelsim进行仿真；4）提供项目源代码、测试数据、设计图和指令集；5）编写实验报告，包括实验目的、环境介绍、系统设计、实验步骤和结果分析。

组合逻辑电路综合实验报告课程名称：班级：姓名：学号：实验一常用逻辑门电路功能测试一、实验目的1．掌握TTL与非门输入、输出之间的逻辑关系。

2．熟悉TTL中、小规模集成电路的外形、管脚及使用方法。

3. 了解常用的逻辑门电路。

二、实验类型验证性与设计性实验。

三、实验仪器设备二输入四与非门74LS00一片四、实验原理1. 典型的TTL与非门电路2. 7400是一种有4个2输入与非门的集成电路五、实验内容测试74LS00一个与非门的输入和输出的逻辑关系。

六、实验步骤1引脚和2引脚接输入端k1和k2，3引脚接输出端灯L1，14引脚接电源，7引脚接地。

让电路工作，调试电路。

七、实验结果八、实验总结1.充分了解了与非门的输入、输出之间的逻辑关系。

2.做实验时，要先将芯片插好再连线，最后将电源打开，这样不仅安全还能保护电路不收损伤。

3. 与非门的逻辑表达式为Z=ABC。

4. 亲自动手实验让我对数字逻辑电路这门课程产生了更高的兴趣。

九、实验改进建议1.要提前预习实验弄清楚实验目的，弄懂实验原理。

2.可以用电脑模拟软件来模拟电路实验，这样可以减少由于操作不当而造成的电路元件烧毁等现象造成的不必要的损失。

实验二中规模逻辑器件功能测试一、实验目的1．掌握三线——八线译码器的逻辑电路构成、特点及应用2．熟悉三线——八线译码器的功能及其引脚3. 巩固组合逻辑电路的设计方法。

4．熟悉TTL中规模集成电路的外形、管脚及使用方法。

5．掌握中规模逻辑器件译码器的输入、输出之间逻辑关系。

二、实验类型验证性与设计性实验。

三、实验仪器设备三线——八线译码器74LS138一片四、实验原理1. 变量译码器是指将n位二进制输入变量译成n2个不同输出信号的译码器。

2. 将每一组输入代码译为一个特定的输出信号，以表示代码原意的组合逻辑电路，由三位2进制数译出8个输出信号。

五、实验内容测试74LS138三线——八线译码器的输入和输出逻辑关系。

六、实验步骤16引脚接电源，8引脚接地。

实验一 组合逻辑电路的设计一、实验目的：1、 掌握组合逻辑电路的设计方法。

2、 掌握组合逻辑电路的静态测试方法。

3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。

4、 理解“毛刺”产生的原因及如何消除其影响。

5、 理解组合逻辑电路的特点。

二、实验的硬件要求：1、 EDA/SOPC 实验箱。

2、 计算机。

三、实验原理1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。

组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。

时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。

通常组合逻辑电路可以用图1.1所示结构来描述。

其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。

输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。

理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。

在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。

设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。

组合电路的基本设计步骤可用图1.2来表示。

3、组合逻辑电路的特点及设计时的注意事项①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。

（实际电路中图 1.1 组合逻辑电路框图L0=F0(X0,X1,²²²Xn)² ² ²Lm=F0(X0,X1,²²²Xn)（1.1）图 1.2 组合电路设计步骤示意图图还要考虑器件和导线产生的延时）。

实验六半加器和全加器实验一、实验概述本实验是通过使用74LS00和74LS86来验证半加器和全加器的功能。

二、实验目的1、掌握半加器的工作原理及电路组成2、掌握全加器的工作原理及电路组成3、学习及掌握组合逻辑电路的设计、调试方法三、实验预习要求1、查出74LS86、74LS00芯片的引脚图及其各引脚功能2、推导由与非门构成半加器、全加器的逻辑表达式3、按实验内容要求设计半加器、全加器的实验线路图四、实验原理1、半加器两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。

表6.4-1是半加器的真值表，图6.4-1为半加器的符号，A表示加数；B表示被加数；S表示半加和；C表示向高位的进位。

A图6.4-1 表6.4-1从二进制数加法的角度看，真值表中只考了两个加数本身，没有考虑低位来的进位，这就是半加器一词的由来。

由真值表可得半加器逻辑表达式2、全加器全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。

图6.4-2是全加器的符合，如果用Ai 、Bi 表示A 、B 两个数的第i 位，Ci-1表示为相邻低位来的进位数，Si 表示为本位和数（称为全加和），Ci 表示为向相邻高位的进位数，则根据全加运算规则可列出全加器的真值表如表6.4-2。

图6.4-2表6.4-2利用图形法可以很容易地求出S 、C 的简化函数表达式。

五、 Proteus 使用的元器件1. LOGICPROBE(BIG) //逻辑探头（大）。

2. LOGICSTATE //逻辑状态输入。

AB C B A B A B A S =⊕=+=A B C 1-⊕⊕=i i i i C B A S ii i i i i B A C B A C +⊕=-1)(3.74LS86 //四2输入异或门。

4.74LS00 //2输入4与非门。

六、实验要求1、半加器控制半加器的A、B端的电平，观察Y、Z的结果是否跟真值表一样。

2、全加器控制全加器的Ai、Bi和Ci-1端的电平，观察Si、Ci的结果是否跟真值表一样。

组合逻辑电路仿真一、组合逻辑电路的分析本次仿真实验要求对两个问题进行仿真模拟：1、设计一个四人表决电路，在三人以上同意时灯亮，否则灯灭。

并要求采用与非门实现。

2、设计一个4位二进制码数据范围指示器，要求能够区分0≤X≤4、5≤X≤9、10≤X≤15三种情况，同样要求采用与非门实现。

下面先对两个问题进行逻辑化分析。

1、四人表决电路在本问题中，很容易就可以看出问题的核心在于“四个人的表决意见决定灯的亮与灭”。

所以该问题的输入变量是四个人的表决意见，输出变量为灯的亮灭。

以A 、B 、C 、D 分别表示四个人的意见为“同意”，以它们的非表示“不同意”。

而以F 来表示灯处于“亮”的状态。

则“三人以上同意时灯亮，否则灯灭”可以很容易的用以下逻辑表达式来表示：F =FFFF ̅̅̅+FFF ̅̅̅F +FF ̅̅̅FF +F ̅̅̅FFF +FFFF 为了将其简化，可以画出它的卡诺图如下：可见，这里面包含了四个两个1相邻的项，故有卡诺图可以的到F 的最简与或式为:F =FFF +FFF +FFF +FFF再对其去两次非并利用摩根定律就可以得到与非式如下：F =FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅∙FFF ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅这就是第一个问题的逻辑转化。

2、4位二进制码数据范围指示器四位二进制码可以表示十进制下的0到15这十六个数，按照0≤X≤4、5≤X≤9、10≤X≤15分为三组分别用三个灯的亮灭来代表输入的二进制码属于其中的哪一组。

同上例，采用A、B、C、D取0或1依次表示这四位二进制码的从高到低位的取值（例如：A=0，B=1，C=0，D=0表示四位二进制码0100）。

则对于第一组来说，共有5个四位二进制码包含在其中，用卡诺图表示如下：化简即得：F1=F̅̅̅F̅̅̅+F̅̅̅F̅̅̅F̅̅̅同理，也有5个数包含在第二组中，卡诺图如下：化简即得：F2=F̅̅̅FF+F̅̅̅FF+FF̅̅̅F̅̅̅第三组包含了6个数，卡诺图如下：化简即得：F 3=FF +FF对以上三个式子都去两次非并利用摩根定律可得：F 1=F ̅̅F ̅̅̅̅̅̅̅̅̅∙F ̅̅̅F ̅̅̅F ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅F 2=F ̅̅̅FF ̅̅̅̅̅̅̅̅̅∙F ̅̅̅FF ̅̅̅̅̅̅̅̅̅∙FF ̅̅̅F̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅F 3=FF ̅̅̅̅̅̅∙FF̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ 这样就完成了第二个问题的逻辑转化。

第1篇一、实验目的1. 熟悉数字电路实验的基本操作流程；2. 掌握基本数字电路的组成和原理；3. 培养动手能力和问题解决能力。

二、实验设备1. 数字电路实验箱；2. 万用表；3. 导线；4. 面包板；5. 计算器。

三、实验内容1. 基本逻辑门电路实验2. 组合逻辑电路实验3. 时序逻辑电路实验四、实验原理1. 基本逻辑门电路：逻辑门电路是数字电路的基础，包括与门、或门、非门、异或门等。

通过这些逻辑门电路的组合，可以实现复杂的逻辑功能。

2. 组合逻辑电路：组合逻辑电路由基本逻辑门电路组成，其输出仅取决于当前输入信号。

常见的组合逻辑电路有编码器、译码器、多路选择器等。

3. 时序逻辑电路：时序逻辑电路由触发器组成，其输出不仅取决于当前输入信号，还与电路的历史状态有关。

常见的时序逻辑电路有计数器、寄存器、触发器等。

五、实验步骤1. 基本逻辑门电路实验（1）按照实验指导书的要求，搭建与门、或门、非门、异或门等逻辑门电路；（2）使用万用表测量各逻辑门的输入、输出电压；（3）根据实验数据，验证各逻辑门的功能。

2. 组合逻辑电路实验（1）按照实验指导书的要求，搭建编码器、译码器、多路选择器等组合逻辑电路；（2）使用万用表测量各组合逻辑电路的输入、输出电压；（3）根据实验数据，验证各组合逻辑电路的功能。

3. 时序逻辑电路实验（1）按照实验指导书的要求，搭建计数器、寄存器、触发器等时序逻辑电路；（2）使用万用表测量各时序逻辑电路的输入、输出电压；（3）根据实验数据，验证各时序逻辑电路的功能。

六、实验结果与分析1. 基本逻辑门电路实验实验结果显示，与门、或门、非门、异或门等逻辑门电路的功能与理论分析一致。

2. 组合逻辑电路实验实验结果显示，编码器、译码器、多路选择器等组合逻辑电路的功能与理论分析一致。

3. 时序逻辑电路实验实验结果显示，计数器、寄存器、触发器等时序逻辑电路的功能与理论分析一致。

七、实验总结通过本次实验，我熟悉了数字电路实验的基本操作流程，掌握了基本数字电路的组成和原理，提高了动手能力和问题解决能力。

备注：（1）、按照要求独立完成实验项目内容，报告中要有设计工具生成的电路图、波形图、仿真结果等原始截图。

（2）、实验结束后，把电子版实验报告按要求格式改名（例：电信1班_张三_09号_实验七.doc ）后，上传至指定ftp 服务器目录下（homework_upload ）的相应文件里，并由实验教师批阅记录后；实验室统一刻盘留档。

ftp:59.74.50.66 账号：microele 密码：ele1507实验六 组合逻辑电路的仿真设计一、实验目的1、掌握译码器和数据选择器等中规模数字集成电路（MSI ）的性能及使用方法。

2、能用集成逻辑门、集成译码器、数据选择器设计实现简单的逻辑电路。

3、掌握Multisim10.0电子电路仿真软件进行设计逻辑电路的仿真测试。

二、实验预习1、认真阅读实验原理，熟悉Multisim10.0逻辑转换仪的使用方法。

2、认真阅读实验原理，熟悉逻辑电路设计方法、译码器和数据选择器实现逻辑函数的原理。

3、完成组合逻辑电路设计：有4台电动机的额定功率分别为10KW 、10KW 、20KW 、30KW ，电源设备的额定功率为45KW 。

若电动机的运行是随机的，试设计一个电源过载保护的逻辑电路。

（1）、按照以下逻辑抽象进行设计：A 、B 表示两个10KW 电机；C 表示一个20KW 电机，D 表示一个30KW 电机；1表示电动机启动，反之用0表示；电源是否过载用Y 表示，1表示过载，0为正常，正确列写真值表，填入表2.6.1。

（2）、手工设计得到的逻辑函数表达式：最简与或式：A,B,C,D)Y（ABD+CD ；三、实验内容及数据分析1、使用逻辑转换仪实现该逻辑电路与非门形式的自动化设计，得到最简函数表达式，并和自己手工设计结果对比。

根据设计结果输入使用集成逻辑门组成的逻辑图，并且按照真值表逐项测试该逻辑电路功能，测试结果记入表2.6.1.设计的逻辑电路：功能测试结果对比：表2.6.1 逻辑电路的测试结果对比2、使用74LS138（3-8线译码器）或者74HC154（4-16线译码器）实现上述设计的逻辑功能，并对得到的电路进行功能测试，逐项测试结果填入表2.6.1。

第1篇一、实训目的本次实训旨在通过实际操作，使学生掌握数字电路的基本原理和基本技能，提高学生的动手能力，加深对数字电路理论知识的理解。

通过实训，使学生能够熟练使用数字电路实验箱，掌握常用数字电路的设计与调试方法，为后续课程学习和实际工作打下坚实基础。

二、实训时间2022年X月X日至2022年X月X日三、实训地点数字电路实验室四、实训内容1. 数字电路基本元件的认识与测试2. 常用组合逻辑电路的设计与测试3. 常用时序逻辑电路的设计与测试4. 数字电路综合设计五、实训过程1. 数字电路基本元件的认识与测试（1）认识数字电路基本元件，如二极管、晶体管、电阻、电容等。

（2）测试元件的基本参数，如二极管的正向导通电压、晶体管的放大倍数等。

（3）学会使用数字电路实验箱进行元件测试。

2. 常用组合逻辑电路的设计与测试（1）学习组合逻辑电路的基本原理，如与门、或门、非门、异或门等。

（2）设计简单的组合逻辑电路，如半加器、全加器、编码器、译码器等。

（3）测试组合逻辑电路的功能，确保电路设计正确。

3. 常用时序逻辑电路的设计与测试（1）学习时序逻辑电路的基本原理，如触发器、计数器、寄存器等。

（2）设计简单的时序逻辑电路，如上升沿触发器、下降沿触发器、同步计数器、异步计数器等。

（3）测试时序逻辑电路的功能，确保电路设计正确。

4. 数字电路综合设计（1）根据实际需求，设计一个数字电路系统。

（2）选择合适的元件，绘制电路原理图。

（3）进行电路仿真，验证电路功能。

（4）搭建实际电路，进行测试与调试。

六、实训成果1. 熟练掌握数字电路基本元件的测试方法。

2. 掌握常用组合逻辑电路和时序逻辑电路的设计与测试。

3. 具备数字电路综合设计能力。

4. 提高动手能力和问题解决能力。

七、实训心得通过本次实训，我对数字电路有了更深入的了解，以下是我的一些心得体会：1. 理论联系实际：在实训过程中，我深刻体会到理论知识与实际操作相结合的重要性。

实验一 TTL集成逻辑门的参数测试一、实验目的1、了解TTL与非门各参数的意义。

2、掌握TTL集成门电路的逻辑功能和参数测试方法。

二、实验原理、方法和手段TTL集成与非门是数字电路中广泛使用的一种逻辑门，使用时，必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能好坏。

本实验主要是对TTL集成与非门74LS20进行测试，该芯片外形为DIP双列直插式结构。

原理电路、逻辑符号和管脚排列如图1-1(a)、(b)、(c)所示。

图1-1 74LS20芯片原理电路、逻辑符号和封装引脚图1. 与非门的逻辑功能与非门的逻辑功能是：当输入端有一个或一个以上的低电平时，输出端为高电平；只有输入端全部为高电平时，输出端才是低电平。

(即有“0”得“1”，全“1”得“0”。

)对与非门进行测试时，门的输入端接逻辑开关，开关向上为逻辑“1”，向下为逻辑“0”。

门的输出端接电平指示器，发光管亮为逻辑“1”，不亮为逻辑“0”。

与非门的逻辑表达式为：Q ABCD2. TTL与非门的主要参数（1）低电平输出电源电流I CCL与高电平输出电源电流I CCH与非门在不同的工作状态，电源提供的电流是不同的。

I CCL 是指输出端空载，所有输入端全部悬空，（与非门处于导通状态），电源提供器件的电流。

I CCH 是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，（与非门处于截止状态），电源提供器件的电流。

测试电路如图1-2(a)、(b)所示。

通常I CCL >I CCH ，它们的大小标志着与非门在静态情况下的功耗大小。

导通功耗：P CCL =I CCL ×U CC 截止功耗：P CCH =I CCH ×U CC由于I CCL 较大，一般手册中给出的功耗是指P CCL 。

注意：TTL 电路对电源电压要求较严，电源电压V CC 允许在＋5±10%的电压范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。