实验三组合逻辑电路

  • 格式:doc
  • 大小:443.00 KB
  • 文档页数:6

下载文档原格式

  / 6
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验三组合逻辑电路(常用门电路、译码器和数据选择器)

一、实验目的

1.掌握组合逻辑电路的设计方法

2.了解组合逻辑电路的冒险现象与消除方法

3.熟悉常用门电路逻辑器件的使用方法

4.熟悉用门电路、74LS138和74LS151进行综合性设计的方法

二、实验原理及实验资料

(一)组合电路的一般设计方法

1.设计步骤

根据给出的实际逻辑问题,求出实现这一逻辑功能的最简单逻辑电路,这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图所示。

图组合逻辑电路的一般设计步骤

设计组合逻辑电路时,通常先将实际问题进行逻辑抽象,然后根据具体的设计任务要求列出真值表,再根据器件的类型将函数式进行化简或变换,最后画出逻辑电路图。

2. 组合电路的竞争与冒险(旧实验指导书P17~20)

(二)常用组合逻辑器件

1.四二输入与非门74LS00

74LS00为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输入“与非”门,每个门的构造和逻辑功能相同。

图 74LS00引脚排列及内部逻辑结构

2.二四输入与非门74LS20

74LS20为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图所示。它共有两个独立的四输入“与非”门,每个门的构造和逻辑功能相同。

图 74LS20引脚排列及内部逻辑结构

3.四二输入异或门74LS86

74LS86为双列直插14脚塑料封装,外部引脚排列和内部逻辑结构如图所示。它共有四个独立的二输入“异或”门,每个门的构造和逻辑功能相同。

图 74LS86引脚排列及内部逻辑结构

3.3线-8线译码器74LS138

74LS138是集成3线-8线译码器,其功能表见表。它的输出表达式为

i A B i Y G G G m 122(i

=0,1,…7;m i 是最小项),与基本门电路配合使用,它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装,外部引脚排列如图所示。

图 74LS138引脚排列

4.8选1数据选择器74LS151

74LS151是一种典型的集成电路数据选择器,它有3个地址输入端CBA ,可选择D 0 ~D 78个数据源,具有两个互补输出端,同相输出端Y 和反相输出端W 。其功能表见表,外部引脚排列如图所示。它的同相输出表达式为(m i 是最小项;Di 是数据输入),它能够实现任何三变量的逻辑函数。

图 74LS151引脚排列

三、实验设备与器件

设备:THHD-2型数字电子技术实验箱、示波器

i i

i 0

Y G m D ==∑7

器件:74LS00、74LS20、74LS86、74LS138、74LS151

四、实验内容及步骤

1.设计一个监测信号灯工作状态的逻辑电路,每一组信号灯由红、黄、绿三盏构成,其正常工作状态如图所示,其余状态为故障状态,故障状态时要发出报警信号。要求用74LS151实现电路。

代表灯亮代表灯灭

图正常工作状态

(1) 逻辑抽象。红、黄、绿三盏信号灯的状态为输入变量,分别用R、Y、G表示,并规定灯亮时为

1,灯灭时为0;故障信号为输出变量,用Z表示,并规定正常工作状态下Z为0,发生故障时Z为1。

(2) 列真值表于表。

(3) 选定逻辑器件。按题目中要求,用74LS151实现

(4) 将函数式化简、变换。根据真值表填卡诺图化简,并将化简结果进行变换,变换成“与非”形式。

(5) 画出逻辑电路图。

(6) 连线与验证。按照逻辑电路图和器件的引脚图连接电路,并对电路进行静态和动态测试,消

除冒险现象。

2.实现一位全加器。

(1) 按照组合逻辑电路的一般设计步骤,用基本门电路(74LS00、74LS20、74LS86)实现一位全

加器。

(2) 用异或门和与非门实现

(3)用1片74LS138和1片74LS20实现一位全加器。

用2片74LS151实现一位全加器。

3.用74LS151和74LS138组成8通道传输系统。要求:将某路信号先送入74LS151的某个数据输入端,再通过地址选择将信号输出,然后将此输出接入74LS138的某个使能端,再通过地址选择将信号从相应地址输出端输出。试画出设计电路,并监测电路功能。在CBA=000~111八种状态下,在地址码对应的输入端加f=1KHz的脉冲信号,用示波器观察和记录该输入端及地址码对应的输出端的波形。

4.用74LS151和74LS138组成3位并行数码比较器,被比较的3位二进制数自拟。

五、实验报告

1.实验预习

(1)熟练掌握组合逻辑电路设计的一般步骤。

(2)了解74LS00、74LS20、74LS86、74LS138、74LS151的功能表、引脚图和使用注意事项,熟练掌握使用它们实现逻辑函数的方法。

(3)完成实验的预习报告,包括:实验目的、实验设备、布置实验内容及步骤、原始数据记录表格及图形。

2.实验及数据处理

(1)根据布置实验内容认真完成实验中的各项任务,仔细观察实验中的各种现象并加以分析。

(2)列出真值表,画出完整的电路原理图,记录实验波形,并对这些数据进行分析。

3.思考题

(1)什么情况下必然存在静态0型险象如何消除

(2)什么情况下必然存在静态1型险象如何消除

4.实验的注意事项及主要经验教训。