下载文档原格式
计数器一实验目的1、掌握中规模集成计数器的逻辑功能及使用方法。
2、学习运用集成电路芯片计数器构成N位十进制计数器的方法。
二实验原理计数器是一个用以实现计数功能的时序器件，它不仅可以用来记忆脉冲的个数，还常用于数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个CP脉冲控制来分，有同步和异步计数器，根据计数制的不同，分为二进制、十进制和任意进制计数器。
根据计数的增减趋势分，又分为加法、减法和可逆计数器。
另外，还有可预置数和可编程功能的计数器等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器芯片。
如：异步十进制计数器74LS90，4位二进制同步计数器74LS93，CD4520，4位十进制计数器74LS160、74LS162；4位二进制可预置同步计数器CD40161、74LS161、74LS163；4位二进制可预置同步加/减计数器CD4510、CD4516、74LS191、74LS193；BCD码十进制同步加/减计数器74LS190、74LS192、CD40192等。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列就能正确使用这些器件。
例如74LS192同步十进制可逆计数器，具有双时钟输入十进制可逆计数功能；异步并行置数功能；保持功能和异步清零功能。
74192功能见表表19.1*表中符号和引脚符号的对应关系：CR = CLR—清零端；LD= LOAD—置数端（装载端）CP U = UP—加计数脉冲输入端CP D = DOWN—减计数脉冲输入端CO——非同步进位输出端（低电平有效）BO——非同步借位输出端（低电平有效）D3 D2 D1 D0 = D C B A—计数器数据输入端Q D Q C Q B Q A—计数器数据输出端根据功能表我们可以设计一个特殊的12进制的计数器，且无0数。
如图19.1所示：当计数器计到13时，通过与非门产生一个复位信号，使第二片74LS192（时十位）直接置成0000，而第一片74LS192计时的个位直接置成0001；从而实现了1——12的计数。
计数器原理计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编计数器等等。
1、用D触发器构成异步二进制加法/减法计数器图1 3位二进制异步加法器如上图1所示，是由3个上升沿触发的D触发器组成的3位二进制异步加法器。
图中各个触发器的反相输出端与该触发器的D输入端相连，就把D触发器转换成为计数型触发器T。
将上图加以少许改变后，即将低位触发器的Q端与高一位的CP端相连，就得到3位二进制异步减法器，如下所示：图2 3位二进制异步减法器2、异步集成计数器74LS9074LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：图3 74LS90的引脚排列图表1 74LS90的功能表3、中规模十进制计数器74LS192(或CC40192)74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图4 74LS192的引脚排列及逻辑符号（a ）引脚排列 (b) 逻辑符号图中：PL 为置数端，U CP 为加计数端，D CP 为减计数端，U TC 为非同步进位输出端，TC为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、DQ2、Q3为数据输出端。
其功能表如下：表2 74LS192的功能表4、4位二进制同步计数器74LS161该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。
计数器知识点总结一、计数器的原理1. 计数器的定义计数器是一种能够记录和显示物体个数或事件次数的装置。
在数字电子系统中，计数器是用来对发生的事件次数进行计数和记录的重要电子组件。
它可以通过输入信号触发，输出特定的计数信号，用于控制其他电路或设备的工作。
2. 计数器的工作原理计数器的工作原理主要涉及触发器、计数信号输入、控制信号输入和计数信号输出等方面。
当接收到计数信号输入时，计数器会相应地进行计数，并在符合设定条件时产生计数信号输出。
计数器通常采用二进制计数方式，可实现十进制、十六进制等不同计数方式。
3. 计数器的基本原理计数器由触发器、译码器、计数器控制逻辑、时钟信号和复位信号等多个部分组成。
其中，触发器用于存储和转移计数值，译码器用于将计数信号转换成输出信号，计数器控制逻辑用于对计数器进行控制和管理，时钟信号用于驱动计数器进行计数，复位信号用于将计数器清零。
二、计数器的类型1. 按工作方式划分计数器根据工作方式的不同，可以分为同步计数器和异步计数器两种类型。
同步计数器是指各级计数器都由同一个时钟信号驱动，计数过程是同步进行的。
它的优点是结构简单，易于控制，适用于需要高精度计数的场合。
异步计数器是各级计数器由不同的时钟信号驱动，计数过程是异步进行的。
它的优点是速度快，适用于需要高速计数的场合。
2. 按计数范围划分计数器根据计数范围的不同，可以分为二进制计数器、十进制计数器和十六进制计数器等多种类型。
二进制计数器是指计数器以二进制方式进行计数，适用于数字电子系统中常用的计数方式。
十进制计数器是指计数器以十进制方式进行计数，适用于人们习惯的计数方式。
十六进制计数器是指计数器以十六进制方式进行计数，适用于较大计数范围的计数方式。
3. 按应用场景划分计数器根据应用场景的不同，可以分为通用计数器、频率计数器、脉冲计数器、事件计数器等多种类型。
通用计数器是常用的通用计数设备，适用于各种计数场合。
频率计数器是用于测量信号频率的计数器，适用于频率测量场合。
计数原理知识点计数原理是数字电路中一门基础的理论学科，也是数字逻辑电路设计中的重要组成部分。
它研究的是如何进行数字信号的计数和处理。
计数原理主要包括同步计数器和异步计数器两个部分。
一、同步计数器同步计数器是由触发器和逻辑门构成的。
触发器是最基本的存储单元，常见的有RS触发器、D触发器、JK触发器等。
不同的触发器具有不同的特点和功用。
在同步计数器中，逻辑门用来实现计数器的各种计数方式。
常见的逻辑门有与门、或门、非门、与非门、或非门等。
通过逻辑门的组合和控制，可以实现计数器的不同计数方式，如二进制计数、BCD码计数、格雷码计数等。
同步计数器的特点是同步输入信号和时钟信号的变化有相同的频率和相位关系。
同步计数器的计数是可控的，可以通过控制信号来实现正向计数、负向计数、上下计数等功能。
同时，同步计数器可以实现任意的初始值和终止值，具有较高的灵活性和可编程性。
二、异步计数器异步计数器是由触发器和逻辑门构成的。
不同于同步计数器，异步计数器的触发信号来自前一级计数器而不是时钟信号。
异步计数器的特点是触发信号不依赖于时钟信号，计数不受时钟信号的控制，可以实现不同频率的计数。
异步计数器的计数方式一般为二进制计数，并且可以通过逻辑门的控制实现不同的计数间隔。
异步计数器的设计相对复杂一些，需要考虑到触发器之间的逻辑关系和计数器的稳定性。
但是异步计数器的优点在于可以实现非线性计数、自由计数范围的选择和等间隔计数等功能，适用于特定的计数场合。
三、计数器的应用计数器是数字电路中非常重要的一个部分，其应用涵盖了各个领域。
1. 时序控制：计数器可以用来生成各种序列信号，进行时序控制。
例如，在微处理器中，计数器可以用来控制指令序列的执行，实现诸如数据传输、逻辑运算、算术运算等复杂功能。
2. 频率分频器：计数器可以用来分频输入信号的频率。
通过计数器的计数功能，可以将输入信号的频率降低，实现频率的分频效果。
3. 事件计数：计数器可以用来对事件进行计数。
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q 是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
