下载文档原格式
第六章习题课后一、选择题1．PROM和PAL的结构是。
A.PROM的与阵列固定，不可编程B. PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D. PAL的与阵列可编程2．PAL是指。
A.可编程逻辑阵列B.可编程阵列逻辑C.通用阵列逻辑D.只读存储器3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。
A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器4．PLD器件的基本结构组成有。
A.输出电路B.或阵列C. 与阵列D. 输入缓冲电路5．PLD器件的主要优点有。
A.集成密度高B. 可改写C.可硬件加密D. 便于仿真测试6．GAL的输出电路是。
A.OLMCB.固定的C.只可一次编程D.可重复编程7．PLD开发系统需要有。
A.计算机B. 操作系统C. 编程器D. 开发软件8．只可进行一次编程的可编程器件有。
A.PALB.GALC.PROMD.PLD9．可重复进行编程的可编程器件有。
A.PALB.GALC.PROMD.ISP-PLD10．ISP-PLD器件开发系统的组成有。
A.计算机B.编程器C.开发软件D.编程电缆11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。
A.PALB.GALC.PROMD.PLA12.GAL16V8的最多输入输出端个数为。
A.8输入8输出B.10输入10输出C.16输入8输出D.16输入1输出13一个容量为1K×8的存储器有个存储单元。
A.8B. 8192C.8000D. 8K14．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。
A. 8B.4C. 2D.3215．寻址容量为16K×8的RAM需要根地址线。
A. 8B. 4C.14D.16KE. 1616．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有条。
A.8B.16C.32D.25617．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。
第6章时序逻辑电路6.1复习笔记本章系统地讲述了时序逻辑电路的工作原理和分析方法、设计方法。
首先讲述了时序逻辑电路在逻辑功能和电路结构上的特点以及分析时序逻辑电路的具体方法和步骤。
然后介绍了移位寄存器、计数器、顺序脉冲发生器等各类时序逻辑电路的工作原理和使用方法。
最后介绍了时序逻辑电路的竞争-冒险现象。
一、概述时序电路称为状态机（简称SM）、有限状态机（FSM）或算法状态机（ASM），工作时在电路的有限个状态间按一定的规律转换，关于时序电路的要点总结如表6-1-1所示。
表6-1-1时序电路要点总结二、时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法分析一个时序电路，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。
由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，因此分析方法比较简单。
分析同步时序电路时一般按如下步骤进行：（1）由逻辑图得到每个触发器的驱动方程；（2）将驱动方程代入相应触发器的特性方程，得到状态方程；（3）得到整个时序电路的状态方程组；（4）根据逻辑图得到电路的输出方程。
2．时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图（1）状态转换表：①状态方程和输出方程中代入任意一组输入变量及电路初态的取值；②计算出电路的次态和现态下的输出值；③将其再代入状态方程和输出方程；④得到一组新的次态和输出值；⑤将所有计算结果列成真值表的形式，得到状态转换表。
（2）状态转换图：将电路的各个状态用圆圈表示，状态转换方向用箭头表示。
箭头旁注明状态转换前的输入变量取值和输出值。
输入变量取值通常写在斜线以上，输出值写在斜线以下。
（3）状态机流程图（SM图）：SM图表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。
SM图常用图形符号见表6-1-2。
表6-1-2SM图常用图形符号（4）时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。
第6章 时序逻辑电路一、选择题1．一个六位二进制减法计数器，初始状态为000000，问经过203个输入脉冲后，此计数器的状态为（）。
[电子科技大学2008研]A．110011B．110101C．111000D．110110【答案】B【解析】六位减法器的计数周期为；203%64＝11，即从000000经过11个6264计数周期，输出状态变为110101。
2．为了把串行输入的数据转换为并行输出的数据，可以使用（）。
[北京科技大学2010研]A．寄存器B．移位寄存器C．计数器D．存储器【答案】B【解析】移位寄存器能能够串行输入串行输出，并行输入并行输出，串行输入并行输出。
3．一个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。
[北京邮电大学2010研]A ．1110B ．1111C ．1101D ．1100【答案】C【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历4个时钟脉冲，即100个时钟脉冲时，计数为1001＋0100（4）＝11014．某计数器的状态转换图如下图所示，该计数器的模为（ ）。
[电子科技大学2010研]A ．三B ．四C ．五D ．八图6-1【答案】C【解析】循环状态的有5个，也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
二、填空题1．8级扭环计数器的状态转换圈中，无效状态有______个。
[电子科技大学2008研]【答案】240【解析】n 级扭环计数器的无效状态共有：个。
22n n 2．用移位寄存器产生1101010序列，至少需要______位的移位寄存器。
[电子科技大学2010研]【答案】6【解析】共七位序列数，由于采用移位寄存器，而且状态在序列中没有循环，移位寄存器在传输过程中数据是一次传递的，所以需要至少6位移位寄存器。
表6-13．一个三级环形计数器的初始状态是Q2Q1Q0＝001（Q2为高位），则经过40个时钟周期后的状态Q2Q1Q0＝______。
５ １８第６章 时序逻辑电路练 习 题［题６ １］ 试分析图Ｐ６ １所示时序逻辑电路的逻辑功能。
写出它的驱动方程、状态方程、列出状态转换真值表、画出状态转换图和时序图。
Ｐ６ １ ［解］ （１）写方程式 驱动方程Ｊ０＝Ｑｎ１ Ｋ０＝１Ｊ１＝Ｑｎ０ Ｋ１＝１状态方程Ｑｎ＋１０＝Ｊ０Ｑｎ０＋Ｋ０Ｑｎ１＝Ｑｎ１Ｑｎ０Ｑｎ＋１１＝Ｊ１Ｑｎ１＋Ｋ１Ｑｎ１＝Ｑｎ０Ｑｎ１（２）列状态转换真值表（见表［题６ １］）表［题６ １］的状态转换真值表现 态次 态Ｑｎ１Ｑｎ０Ｑｎ＋１１Ｑｎ＋１００００１０１１０１０００１１００ （３）逻辑功能说明 为同步三进制加法计数器 （４）画状态转换图 状态转换图如图［题６ １］（ａ）所示。
（５）画时序图 时序图如图［题６ １］（ｂ）所示。
图［题６ １］ ［题６ ２］ 试分析图Ｐ６ ２所示时序逻辑电路的逻辑功能。
写出它的驱动方程、状态方程、列出状态转换真值表、画出它的状态转换图和时序图。
图Ｐ６ ２ ［解］ 分析步骤 （１）写方程式 输出方程Ｙ＝Ｑｎ２ 驱动方程Ｊ０＝Ｑｎ２ Ｋ０＝１Ｊ１＝Ｑｎ０Ｋ１＝Ｑｎ０Ｊ２＝Ｑｎ１Ｑｎ０Ｋ２＝１ 状态方程Ｑｎ＋１０＝Ｊ０Ｑｎ０＋Ｋ０Ｑｎ０＝Ｑｎ２Ｑｎ０Ｑｎ＋１１＝Ｊ１Ｑｎ１＋Ｋ１Ｑｎ１＝Ｑｎ０Ｑｎ１＋Ｑｎ０Ｑｎ１Ｑｎ＋１２＝Ｊ２Ｑｎ２＋Ｋ２Ｑｎ２＝Ｑｎ１Ｑｎ０Ｑｎ２ （２）列状态转换真值表（见表［题６ ２］）表［题６ ２］的状态转换真值表现 态次 态输 出Ｑｎ２Ｑｎ１Ｑｎ０Ｑｎ＋１２Ｑｎ＋１１Ｑｎ＋１０Ｙ０００００１０００１０１０００１００１１００１１１０００１０００００１１０１０１０１１１００１０１１１１０００１ （３）逻辑功能说明 由状态转换真值可知，当输入第５个ＣＰ时，Ｙ输出一个负跃变的进位信号，所以图Ｐ６ ２所示电路为同步五进制加法计数器。
（４）自启动检查 由状态转换真值表可看出，当计数器进入无效状态１０１、１１０和１１１后，在ＣＰ作用下能自动返回到０１０、０１０和０００有效状态，故电路具有自启动能力。
第一章数字逻辑习题1．1数字电路与数字信号1。
1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：(1）周期；(2)频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期,T=10ms频率为周期的倒数，f=1/T=1/0。
01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms＊100%=10％1。
2数制21.2。
2将下列十进制数转换为二进制数，八进制数和十六进制数(要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=(10000000）B-1=(1111111）B=（177）O=（7F）H（4)（2。
718）D=(10。
1011)B=（2。
54)O=(2.B)H1。
4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解:（43）D=(01000011）BCD1。
4。
3试用十六进制写书下列字符繁荣ASCⅡ码的表示:P28（1）+ （2）＠（3）you （4）43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
(1）“+"的ASCⅡ码为0101011,则（00101011）B=(2B）H（2）@的ASCⅡ码为1000000,（01000000)B=（40)H（3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F，75(4）43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34，331。
6逻辑函数及其表示方法1。
6.1在图题1。
6。
1中，已知输入信号A,B`的波形，画出各门电路输出L的波形.解: (a）为与非, （b）为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 （3）A B AB AB ⊕=+(A ⊕B ）=AB+AB A B A B ⊕AB AB A B ⊕ AB +AB 0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
第六章习题课后
一、选择题
1．PROM和PAL的结构是。
A.PROM的与阵列固定，不可编程
B. PROM与阵列、或阵列均不可编程
C.PAL与阵列、或阵列均可编程
D. PAL的与阵列可编程
2．PAL是指。
A.可编程逻辑阵列
B.可编程阵列逻辑
C.通用阵列逻辑
D.只读存储器3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。
A.组合逻辑电路
B.时序逻辑电路
C.存储器
D.数模转换器
4．PLD器件的基本结构组成有。
A.输出电路
B.或阵列
C. 与阵列
D. 输入缓冲电路
5．PLD器件的主要优点有。
A.集成密度高
B. 可改写
C.可硬件加密
D. 便于仿真测试
6．GAL的输出电路是。
A.OLMC
B.固定的
C.只可一次编程
D.可重复编程
7．PLD开发系统需要有。
A.计算机
B. 操作系统
C. 编程器
D. 开发软件
8．只可进行一次编程的可编程器件有。
A.PAL
B.GAL
C.PROM
D.PLD
9．可重复进行编程的可编程器件有。
A.PAL
B.GAL
C.PROM
D.ISP-PLD
10．ISP-PLD器件开发系统的组成有。
A.计算机
B.编程器
C.开发软件
D.编程电缆
11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。
A.PAL
B.GAL
C.PROM
D.PLA
12.GAL16V8的最多输入输出端个数为。
A.8输入8输出
B.10输入10输出
C.16输入8输出
D.16输入1输出
13一个容量为1K×8的存储器有个存储单元。
A.8
B. 8192
C.8000
D. 8K
14．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。
A. 8
B.4
C. 2
D.32
15．寻址容量为16K×8的RAM需要根地址线。
A. 8
B. 4
C.14
D.16K
E. 16
16．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有条。
A.8
B.16
C.32
D.256
17．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。
A.8×3
B.8K×8
C.256×8
D. 256×256
18.采用对称双地址结构寻址的1024×1的存储矩阵有。
A.10行10列
B.5行5列
C.32行32列
D.1024行1024列
19．随机存取存储器具有功能。
A.读/写
B.无读/写
C.只读
D.只写
20．欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为。
A.1
B.2
C.3
D.8
21．欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为。
A.4
B.2
C.3
D.8
22．只读存储器ROM在运行时具有功能。
A.读/无写
B.无读/写
C.读/写
D.无读/无写
23．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。
A.全部改变
B.全部为0
C.不可预料
D.保持不变
24．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。
A.全部改变
B.全部为1
C.不确定
D.保持不变
25．一个容量为512×1的静态RAM具有。
A.地址线9根，数据线1根
B.地址线1根，数据线9根
C.地址线512根，数据线9根
D.地址线9根，数据线512根
26．用若干RAM实现位扩展时，其方法是将相应地并联在一起。
A. 读/写线
B.数据线
C. 地址线
D. 片选信号线
27．PROM的与陈列（地址译码器）是。
A.全译码可编程阵列
B. 全译码不可编程阵列
C. 非全译码不可编程阵列
D. 非全译码可编程阵列
二、判断题（正确打√，错误的打×）
1.PROM不仅可以读，也可以写（编程），则它的功能与RAM相同。
（）
2.PAL的每个与项都一定是最小项。
（）
3.PAL和GAL都是与阵列可编程、或阵列固定。
（）
4.PLA的与门阵列是可编程的，或门阵列是固定的。
（）
5.PAL的输出电路是固定的，不可编程，所以它的型号很多。
（）
6.GAL的型号虽然很少，但却能取代大多数PAL芯片。
（）
7.ABEL语言是一种通用的硬件描述语言（HDL），用于PLD的开发。
（）
8.GAL不需专用编程器就可以对它进行反复编程。
（）
9.在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程，则它与RAM随机存取存储器的功能相同。
（）
10.PLA是全场可编程（与、或阵列皆可编程）的可编程逻辑器件，功能强大，便于使用，因此被普遍使用。
（）
11.实际中，常以字数和位数的乘积表示存储容量。
（）
12.RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。
（）
13.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。
（）
14.用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。
（）
15.所有的半导体存储器在运行时都具有读和写的功能。
（）
16.ROM和RAM中存入的信息在电源断掉后都不会丢失。
（）
17.RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。
（）
18.存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。
（）
19.PROM的或阵列（存储矩阵）是可编程阵列。
（）
20.ROM的每个与项（地址译码器的输出）都一定是最小项。
（）
21.用PROM实现四位二进制码到Gray码的转换时，要求PROM的容量为4*4b。
（）
三、填空题
1．存储器的和是反映系统性能的两个重要指标。
2.半导体存储器按功能可分为 和 两种类型，其中 在电源掉电后信息不会丢失。
3.用户可编程ROM 有 、 和 三种类型，其中 的编程是一次性的。
4.PLD 器件的基本结构包括 和 两部分。
5.GAL 器件由 、 和 三个主要部分组成。
6.PROM 的与门阵列是 ，或门阵列是 ；PLA 的与门阵列是 ，或门阵列是 ；PAL 的与门阵列是 ，或门阵列是 。
四、综合题
1．试分析题图6-1给定的阵列图，试写出输出表达式Y 的最小项表示形式。
题图6-1
2．对于题图6-2所示PAL ，试列出其输入、输出真值表．
Y 0Y 1X 0
X 2
X 1
题图6-2
3．4×2位容量的ROM 的点阵图如题图6-3所示.。
试写出逻辑表达式，列出其真值表，并说明电路的逻辑功能。
S
C
题图6-3
一、选择题
1.AD；
2.B；
3.A；
4.ABCD；
5.ABCD；
6.AD；
7.ABCD； 8.AC； 9.BD； 10.ACD； 11.D； 12.C；
13.BD； 14.D； 15.C； 16.C； 17.C； 18.C；
19.A； 20.D； 21.A； 22.D； 23.B； 24.A；
25.D； 26.C； 27.A； 28.ACD； 29.B。
二、判断题
1.×；
2.×；
3.√；
4.×；
5. √；
6.√；
7.√；
8.×；
9.×；
10.×；11.√； 12.√； 13.√； 14. ×； 15.×；
16.×； 17.×； 18.√； 19.√； 20.√；21.×。
三、填空题
1.存储容量存取时间；
2.RAM ROM ROM；
3.PROM EPROM E2PROM PROM；
4.与门阵列或门阵列；
5.与门阵列或门阵列输出逻辑宏单元（OLMC）；
6.固定的可编程的可编程的可编程的可编程的固定的
四、综合题
1.解：Y（A,B,C,D）＝∑m(2，12，11，3，8)
2
3
所以为半加器。
