李玉山_信号完整性(SI)分析1-2

同层屏蔽线
Gnd
Hale Waihona Puke Baidu
VDD
屏蔽层
Gnd
衬底层(Gnd) 图0-11 对抗线间串扰的屏蔽措施剖面说明
图0-12 为了减小电感，实际去耦电容过孔的安装情况
VDD
板线 键合线
芯片内 核
去耦电容
Gnd
图0-13 去耦电容消除地弹，仍不如芯片内去耦
图0-14
电缆外加装扼流圈防止EMI
0.5 信号完整性分析技术
信号完整性(SI)可以泛指由互连线引起的所有信
号电压电平和电流不正常现象，包括：噪声、干扰
和时序等。
狭义的信号完整性，是指信号电压(电流)波形的
形状及质量,包括反射和串扰。由于物理互连造成的
干扰和噪声，使得连线上信号的波形外观变差，出
现了非正常形状的变形，称为信号完整性被破坏。
信号完整性问题是物理互连在高速情况下的直接
0.7 用于分析的传输线模型
传输线(transmission line)是一个网络(导线)， 它的返回路 径可能是地、电源等。 设计高速 PCB，用一半精力关注互连。采用传输线模型，考 察传输线效应。 设计师从传输线的角度设计互连已经到 90％ PCB 以上。在设计中引入特性阻抗及匹配、反射、驻波等概念分析。 互连线本质上就是传输线。一条为信号线(Signal path)，另 一条为返回线(Return path)，返回线不能理解成地线。设计信 号线，也要设计返回线物理尺寸，让返回线靠近信号线等。 按传输线的概念看待互连，才容易用阻抗观点理解反射；用 回路互感理解串扰；用净电感理解地弹等等。
图0-1
五种PCB互连线的形式
电路图给出元器件及其互连关系。而同一个网络，
电属性相同，其互连拓扑关系可能如下：
• 点到点
• 远端簇 • 菊花链
图0-2 单个网络的各种互连拓扑情况
0.3 信号完整性分类
信号完整性讨论的主要对象是数字信号， 可以称这是一 种模拟效应。数字信号的前沿包含大量的高频成分。 按照通常的说法， 信号完整性分为芯片和 PCB 两个着力 点。二者原理上相通、技术上有别。 分析和测量有时域和频域两类视点和途径。
0.0 信号完整性含义
英文中的人格完整性(personal integrity)，指正直、忠 诚、完美。中文没有，但可以对“完整”这一词义加以类比。 其他还有电源完整性、数据完整性、热完整性等。 信号完整性(SI)，是指信号电压(电流)完美的波形形状及 质量。由于物理互连造成的干扰和噪声，使得连线上信号的波 形外观变差，出现了非正常形状的变形，称为信号完整性被破 坏。信号完整性问题是物理互连在高速情况下的直接结果。 信号完整性强调信号在电路中产生正确响应的能力。
图0-9
PCB的EMI情况
●有损传输线引起数据完整性(DI)问题 有损传输线引起上升边退化，从而引起符 号间干扰或ISI，造成数据不完整问题。 当频率大于1GHz时，介质损耗的增长与频 率成正比，而导线损耗与频率的平方根成正 比(注意此处的自变量为频率)。 FR4的介质损耗对当传输10inch后，上升边 将增加到100ps。
• Agilent公司：ADS
IBIS IBIS(输入输出缓冲接口特性，Input/output Buffer Interface Specification)模型,是一种对 I/O buffer 快速 准确建模的方法。IBIS 是一个描述输入/输出的 EIA/ANSI 标 准 ： 它 既 包 括 DC(V/I) 特 性 曲 线 ； 也 包 括 瞬 态 (transient)(V/T)特性曲线。 许多器件供应商都有 IBIS 模 型网页； HyperLynx 网页上也可以链接到 IBIS 的主页。
测量高速互连的三种主要仪器
• 阻抗分析仪；
• 矢量网络分析仪(VNA)；
• 时域反射仪(TDR)。
此外，眼图则是用示波器测量串行数据传送效果的有效 手段。 它不用一般的时钟来同步， 而是用长周期比特流直接 做激励，在示波器的横轴上把一串串比特周期叠加在一起， 形成像人眼睛一样的波形。 很多新式示波器都具有眼图工作 模式选项。 只有通过测量才能够真正极大地降低设计带来的 信号完整性问题风险。 实际上，至今为止，还没有真正很方便的测试电子系统 与电路中信号完整性各种指标及其严重性的直接测试仪器 和测量技术。
图0-4
有振铃曲线是由于阻抗不匹配造成的反射现象
图0-5
实际互连的阻抗不匹配示例
图0-6 PCB 板上线条接有源端串接电阻40(红色)、 无源端串联端接电阻(蓝色)负载端不同的电压信号
串扰(crosstalk)是指在两个不同的电性能网络之间的
互作用。 产生串扰的称为 Aggressor， 而被干扰的称为 Victim。 通常，每一个网络既是 Aggressor，又是 Victim。 电源噪声主要指同步开关噪声(SSN)。 地弹是返回路径中两点之间的电压，它是由于回路中电 流变化而产生的。当流经接地回路电感上的电流变化时，在 接地回路导线上产生的电压称之为地弹。 电源分布系统(PDS)中轨道塌陷，也是指地/电源网络中 阻抗上的压降。
0.6 信号完整性测量技术
测量工具也可以分为三类测量仪器：阻抗分析仪；矢量网络 分析仪(VNA)以及时域反射计(TDR)。 阻抗分析仪测量电压/电流比=阻抗。 频率从 100Hz 到 40MHz。 有四个接头，一对接头产生流过被测器件(DUT)的正弦波电流， 第二对接头测量被测器件(DUT)的正弦电压。 矢量网络分析仪在频域工作。每个接头或端口发出一个正弦 电压，频率范围从几 KHz 到 50GHz，在每个频率点测量入射电压 的幅度与相位以及反射的幅度和相位。 时域反射仪(TDR)在时域工作。发射快速上升的阶跃信号， 上升边为 35ps 到 150ps，然后测量反射的瞬态幅度。
图0-7
互连线的远端和近端串扰情况
图0-8
三种电源噪声和地弹情况
电磁干扰(EMI,ElectroMagnetic Interference)，也被 统统归为电磁兼容(EMC)。 它是一个传输线(例如电缆、导线或封装的管脚)具有的 天线特性结果。印制电路板、集成电路和许多电缆发射并形 成电磁干扰现象。 FCC 定义了对于一定频率的最大发射水平(例如，应用于 飞行控制器领域)。
解析近似：忽略次要因素实现近似，多数情况下要注意解析 近似的准确度或精度。 数值仿真： 新的仿真工具好用又准确。 不仅能预测特性阻抗、 串扰、任意截面传输线的差模阻抗；也能仿真任意一种终端连 接对信号完整性的可能影响。 提高直觉和创新能力，我们倡导基于数值仿真的 SI 研究。 仿真质量取决于元器件模型(即等效电路模型)的描述质量。 一般工程师们原来熟悉门电路模型，较少接触互连线模型。先 前把互连看作是透明的理想导体。没有阻抗，也没有时延。
结果。
0.1 高速的含义
现代数字电子系统正在突破 1GHz 的壁垒，ASIC/PCB 的 设计必然面临日益突出的信号完整性问题。 100MHz 时钟是个界限， 被模糊地称作高速数字芯片和系 统。严格讲：高频不一定高速；低频也不见得低速。 当系统中的数字信号的上升边小于 1 纳秒(ns)时，我们 称之为高速运行。此时互连不再透明，可能对电路和系统 造成颠覆性后果。
高速电路与系统互连设计中 信号完整性(SI)分析 (之1~2[0]：综述)
李玉山
西安电子科技大学电路CAD研究所
为什么新购计算机中 USB、IEEE1394 串口会取代并口？ 为什么 FPGA 中有内存的 LVDS 接口？为什么并串(Serdes) 收发(transceiver)转换芯片以及 LVDS 接口如此流行(很快 采用的比例将>90%)？ 芯片特征尺寸(最小线宽)减小；全局性互连线增多；平 均互连线长度明显变长。系统时钟>100MHz 或信号上升边 <1ns 时，高速物理互连问题严重！—危害电路和数据，造 成颠覆性后果。 必 须 研 究 高 速 互 连 设 计 及 信 号 完 整 性 (Signal Integrity，SI)分析。
国内对 SI 的研究已经严重落后。原先对付干扰、噪 声的“三大法宝”是：接地、滤波、屏蔽，显得非常感 性和粗放。现在对 SI 量化和细化的研究逐渐呈现出浓 厚的热情，已经有了一定的基础。 凸现的信号完整性问题，迫使人们在产品概念创建 到设计完成阶段，采用新技术应对 SI 问题。 本教材选自美国一本针对 SI 的培训教材， 希望这次 “读书速成班”能与之接轨。
采用并串/串并转换(SERDES)是实现高速数据传输行之 有效的技术。时钟信息被嵌入到比特流中，从数据流中再 恢复时钟和数据(称为 CDR,Clock & Data Recovery)。 采用 Serdes 的效果是降低了 PCB 板布线密度；提供了 点对点的连接；消除了容易出问题的时钟树。 最高数据率已经可以达到 10Gbps。在每个转换端口需 要 10 万个以上的晶体管来实现有效的串并/并串转换及对 抗信号变形失真的预加重有源均衡和传输线中的 RC 无源 均衡技术。
SI的四种分析、描述手段和途径
• 经验法则；
• 解析近似；
• 数值仿真 (有场和路两种途径)；
• 实际测量。
SI仿真用软件 • SPICE（侧重IC的仿真程序）
• Mentor公司：Hyperlynx
• Candence公司：SigXP（SigXplorer）
• Ansoft: HFSS（高频结构仿真器）、SI2D
研究中有两种主要的技术工具：分析型和描述表征型。 分析型指的是计算推理工具；表征型指的是测量工具。 分析工具强调推理，又进一步分为三类：经验法则、解 析近似和数值仿真。它们的准确度和难度各不相同。每一 个都很有用，适用于不同场合。 经验法则很实用，例如简单地认为“线段单位长度的自 感是 1nH/mm” ,可能对进一步的概念推理既直观又快捷。
物理互连的电阻、电容、电感和传输线效应影响 了系统性能。作者Eric将后果归结为四类SI问题：
• 反射(reflection)；
• 串扰(crosstalk)； • 电源噪声（同步开关SSN、地弹、轨道塌陷）； • 电磁干扰(EMI)。
此种划分系一家之言！
图0-3
四种信号完整性问题图解
Eric 研究信号完整性时，将互连对系统电气性能的影响 从本质上归结为四类噪声问题： 反射、 串扰、 电源噪声(SSN， 涵盖地弹、轨道塌陷)、EMI。各种互连线模型被用来分析它 对系统带来的干扰和噪声。 反射(reflection)是指传输线上有回波(echo)。信号功 率(电压和电流)的一部分经传输线上传输到负载端，但是有 一部分被反射回来形成振铃(ringing)。 过冲(overshoot)是指第一个峰值或谷值超过设定电压； 下冲(undershoot)是下冲是指紧邻的下一个谷值或峰值超 过设定电压；振铃(ringing)就是反复出现过冲和下冲。
信号不完整问题，是物理互连在高速下的直接严重结果。
0.2 互连的范畴
物理互连 （Interconnect） 包括芯片内连线、 芯片封装、 PCB 板及电子系统连接等，它们极大地影响高速时的信号和 电源分配网络质量。 真实的互连线，包括芯片内连线、压焊点、封装引线、 芯片引脚；芯片外的 PCB 板线接头、线条、接插件、连接电 缆等。此外还有各种无源元件，包括介质、基板、屏蔽盒、 机壳、机架等。
图0-10 由于有损线造成的上升边退化
0.4 高速互连设计技术
高速互连是信号不完整的直接根源。为此，必须针对性 设计互连的结构与参数；尽可能在全面系统级仿真之后再 作硬件实现。 解决信号完整性问题， 只能采用新的设计方法学和新的 策略，新技术的内涵是： 采用分析工具与技术，对芯片和系统设计进行建模、仿 真以及辅助测量。 事先加上事后，完成对信号完整性的验证和设计。
分析信号完整性分为时域和频域两种途径和手段。 时域(time domain)是对一个信号波形进行的示波器观察， 它 通常用于找出管脚到管脚的时延、错位、过冲、下冲以及建立时 间。 频域(frequency domain)是对一个信号波形进行的频谱分析 仪观察， 它通常用于波形与 FCC 以及其它 EMI 控制限制之间的比 较。 一个生动的例子就是收音机——你在时域中收听它， 但是为 了找到喜欢的电台位臵你却需要在频域内搜寻。