DLX流水线数据相关

流水线只有连续不断地流动，不出现断流，才能获得高效率。

如果处理不当，使流水线产生“断流”，就会使流水效率显著下降。

流水过程中因为相关问题而产生冲突，是导致流水线断流的主要原因。

一般来讲，流水线的相关主要分为以下三种类型。

1. 结构相关结构相关是指当指令在重叠执行过程中，硬件资源满足不了指令重叠执行的要求，两条或两条以上指令争用同一资源而引起的冲突，因此，结构相关又称为资源相关。

例如，假设一条指令流水线由5段组成，分别为取指令（IF）、指令译码（ID）、取操作数（MEM）、执行运算（EX）和写寄存器（WR）。

该流水线的时空图如图8-12所示。

图8-12 5段指令流水线从图中可以看出，指令I2的取操作数和指令I4的取指令都需要访问存储器。

若机器中只有一个单端口存储模块，那么I2的取操作数和指令I4的取指令就产生了访存冲突，两个操作无法同时进行，这就是一种典型的资源冲突。

一种解决这种冲突的方法是在机器中增加存储器模块，如使用双端口存储器，使指令和数据分别存放在不同的存储器模块中，这样，取指令和取操作数就不会发生冲突。

另一种方法是，当发生取指令或取操作数冲突时，将其中一个操作的执行时间推迟，如图8-13所示。

当然，这样的话也就是发生了流水线的断流，流水线的吞吐率就下降了。

图8-13 访存相关引起流水线断流2. 数据相关当一条指令需要用到前面指令的执行结果，而这些指令均在流水线中重叠执行时，就有可能产生数据相关。

在流水计算机中，指令的处理是重叠进行的，前一条指令还没有结束，第二、三条指令就陆续地开始工作。

由于多条指令的重叠处理，当后继指令所需的操作数，刚好是前一指令的运算结果时，便发生数据相关冲突。

例如，某一时间以下3条指令在图8-12的流水线中执行。

ADD R1, R2, R3 ；（R2）＋（R3）→R1SUB R4, R1, R5 ；（R1）－（R5）→R4AND R6, R1, R7 ；（R1）∧（R7）→R6其中，SUB指令的EX段需要执行R1减R5，而同一时间，其上一条指令正在执行写结果到R1的操作。

WinDLX基础实验1．实验目的：1）熟悉计算机流水线基本概念2）了解DLX基本流水线的各段的功能了解各种不同指令在流水线中的实际流动情况3）对流水线做性能分析4）了解影响流水线效率的因素——数据相关、结构相关、控制相关，了解相关的种类5）了解决数据相关的方法2．实验内容：1）在仿真器上分别运行单条指令：Load指令、Store指令、分支指令、寄存器ALU指令、立即数ALU指令，记录它们在流水线中的执行情况2）仿真器运行一段无相关的程序，记录执行情况，计算流水线的加速比、吞吐率与效率。

3）在仿真器运行一段程序，统计该程序在流水线中出现的各种相关个数，及其引起的流水线暂停周期数4）在流水线中设置定向路径来消除数据相关，运行程序并统计在流水线中出现的相关个数，及其引起的流水线暂停周期数5）通过对程序进行编译优化并结合其他相关解决方法——分支预测与延迟槽，运行程序并统计在流水线中出现的相关个数，及其引起的流水线暂停周期数。

3．实验步骤：1.）熟悉WinDLX的使用用WinDLX模拟器执行求阶乘程序fact.s。

开始模拟之前的准备工作：(1) 通过双击WinDLX 图标启动WinDLX，将出现一个带有六个图标的主窗口：(2)进行初始化模拟器, 点击File菜单中的Reset all菜单项，弹出一个“Reset DLX”对话框。

然后点击窗口中的“确认”按钮即可。

(3)在开始模拟之前，至少应装入一个程序到主存。

为此，选择File / Load Code or Data，窗口中会列出目录中所有汇编程序。

fact.s计算一个整型值的阶乘；input.s中包含一个子程序，它读标准输入（键盘）并将值存入DLX处理器的通用寄存器R1中。

按如下步骤操作，把fact.s和input.s加载入主存。

•点击fact.s•点击select按钮•点击input.s•点击select按钮•点击load按钮得到如下图：弹出一下询问对话框，点击“是”。

3.3.2流水线的数据相关1. 数据相关简介当指令在流水线中重叠执行时，流水线有可能改变指令读/写操作数的顺序，使得读/写操作顺序不同于它们非流水实现的顺序，这将导致数据相关。

首先让我们考虑下列指令在流水线中的执行情况：ADD R1，R2，R3SUB R4，R5，R1AND R6，R1，R7OR R8，R1，R9XOR R10，R1，R11ADD指令后的所有指令都要用到ADD指令的计算结果，如图3.3.4所示，ADD 指令在WB 段才将计算结果写入寄存器R1 中，但是SUB 指令在其ID 段就要从寄存器R1 中读取该计算结果，这种情况就叫做数据相关。

除非有措施防止这一情况出现，否则SUB 指令读到的是错误的值。

所以，为了保证上述指令序列的正确执行，流水线只好暂停ADD 指令之后的所有指令，直到ADD 指令将计算结果写入寄存器R1 之后，再启动ADD指令之后的指令继续执行。

从图3.3.4还可以看到，AND 指令同样也将受到这种相关关系的影响。

ADD 指令只有到第五个时钟周期末尾才能结束对寄存器R1 的写操作，所以AND 指令在第四个时钟周期从寄存器R1 中读出的值也是错误的。

而XOR 指令则可以正常操作，因为它是在第六个时钟周期读寄存器R1 的内容。

另外，利用DLX流水线的一种简单技术，可以使流水线顺利执行OR 指令。

这种技术就是：在DLX 流水线中，约定在时钟周期的后半部分进行寄存器文件的读操作，而在时钟周期的前半部分进行寄存器文件的写操作。

在本章的图中，我们将寄存器文件的边框适当地画成虚线来表示这种技术。

2. 通过定向技术减少数据相关带来的暂停图3.3.4中的数据相关问题可以采用一种称为定向（也称为旁路或短路）的简单技术来解决（动画演示）。

定向技术的主要思想是：在某条指令（如图3.3.4中的ADD 指令）产生一个计算结果之前，其它指令（如图3.3.4中的SUB 和AND 指令）并不真正需要该计算结果，如果能够将该计算结果从其产生的地方（寄存器文件EX/MEM）直接送到其它指令需要它的地方（ALU 的输入寄存器），那么就可以避免暂停。

计算机体系结构试题库判断题（102题）1．（√）执行时间不是唯一的性能指标，但它是最普遍的性能表示形式。

2．（×）根据Moore定律，DRAM的周期时间是每三年降低四倍。

3．（×）MIPS是测量计算机性能的一致性指标。

4．（√）在计算机性能测量中，调和平均的含义是单位时间机器能够执行的程序数。

5．（×）可以用典型程序来设计和优化指令集。

6．（×）增加流水线的级数总可以增加流水线的性能。

7．（×）多处理机系统中的素数模低位交叉存储器可以避免所有访存冲突。

8．（√）部件的可靠性通常可以用平均无故障时间来衡量。

9．（√）在向量处理机中，链接只能在顺序的Convoy（向量指令并行集）之间进行。

10．（×）n维超立方体单级互连网络中的节点数为n。

11．（×）MIPS和MFLOPS是计算机性能衡量的两个可靠指标。

12．（×）RISC结构的机器性能一定要比CISC结构的机器性能高。

13．（×）平均每条指令的执行周期数（CPI）与程序无关。

14．（√）CPU性能公式中指令条数（IC）与指令集格式和编译器有关。

15．（√）CPU的组织在一定程度上会影响CPU所能达到的频率。

16．（√）解释执行比翻译执行花的时间多，但存储空间占用较少。

17．（×）计算机体系结构设计这不必关心指令集具体实现。

18．（×）当前没有任何一种指令集结构是堆栈型结构，因为它已经过时了。

19．（√）虽然结构相关会影响流水线的性能，但是我们在具体的流水线设计中仍然允许一定的结构相关存在。

20．（×）程序的时间局部性指程序即将用到的信息很可能与目前正在使用的信息在空间上相邻或者临近。

21．（×）程序的空间局部性指程序即将用到的信息很可能就是目前正在使用的信息。

22．（√）Amdahl定律揭示的性能递减规则说明如果仅仅对计算机中的一部分做性能改进，则改进越多，系统获得的效果越小。

1、指令流水线中主要有结构相关、数据相关、控制相关。

相关影响流水线性能。

程序中出现的数据相关lbu r3,0x0(r2)需要在WB周期才能将值写入r3里，而后续的指令seqi r5,r3,0x0a在intEx周期里读取r3寄存器的值，发生了读写相关。

正常它的执行阶段需要等待上一条指令将值写入r3后才能读r3寄存器的值，所以为了避免冲突，这里我们采用定向技术，在发生数据相关时，等待前面计算结果的指令并不一定真的马上就用到该计算结果，如果能够将该计算结果从其产生的地方直接送到其他指令需要它的地方，就可以避免暂停。

程序中出现的控制相关Movi2fp f10,r1在IF指令周期后为aborted。

原因在于：第二条指令jal InputUnsigned为无条件转移指令，但是只有在该指令译码的时候才可以知道转移的位置。

但是此时Movi2fp f10,r1指令已经取出，所以需要将该指令流水清空，由于是刚执行了IF指令，所以只需要重新取新的指令就可以了。

程序中出现的结构相关由于以上指令add r1,r1,r3的intEx的执行延迟了4个指令周期，所以addi r2,r2,0x1指令就不能在add r1,r1,r3的intEx的执行前进入ID指令译码的执行。

所以这里出现了指令译码器的争用。

因而发生了结构相关。

2、考察增加浮点运算部件对性能的影响下面两组数据来自Statistics窗口，都是5的阶乘，分别是运算部件设置为一个，运算部件设置为两个的数据统计。

通过比较可以发现，这两组数据在性能统计上是一样的。

所以增加浮点运算部件对性能的影响没有什么影响（对于该程序而言）。

3、考察增加forward部件对性能的影响左右分别是采用forwarding和没有采用forwarding部件的统计效果。

性能比较必须是计算同一个值的时候。

通过比较发现，采用forwarding 技术，总的周期数为95次，暂停了31次。

而没有采用forwarding 技术则总的周期数为112次，暂停了49次。