实验3-1 时序逻辑电路设计

实验三 VHDL 时序逻辑电路设计一、实验目的1．熟悉用VHDL语言设计时序逻辑电路的方法2．熟悉用Quartus文本输入法进行电路设计二、实验所用仪器元件及用途1．计算机：装有Quartus软件，为VHDL语言提供操作场所。

2．直流稳压电源：通过USB接口实现，为实验开发板提供稳定电源。

3．数字系统与逻辑设计实验开发板：使试验结果下载到开发板上，实现整个实验的最终结果。

三、实验内容1．用VHDL语言设计实现一个8421码十进制计数器。

（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求，并下载到实验板上验证试验结果。

（2）试验结果：VHDL代码和仿真结果。

2．用VHDL语言设计实现一个分频系数为8，分频输出信号占空比为50%的分频器。

（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求。

（2）试验结果：VHDL代码和仿真结果。

3．用VHDL语言设计实现一个控制8个发光二极管亮灭的电路。

（1）实验内容及要求：在Quartus平台上设计程序和仿真题目要求，并下载到实验板上验证试验结果。

a.单点移动模式：一个点在8个发光二极管上来回的亮b.幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复c.通过拨码开关或按键控制两种模式的转换（2）试验结果：VHDL代码和仿真结果。

四、实验设计思路及过程1.8421码十进制计数器状态转移表左图为8421码十进制计数器的状态转移表，abcd为初状态，ABCD为下一状态，每当有“1”出现时，相应的管脚就亮灯，从而从0000到1001的灯依次出现。

VHDL代码如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY count12 ISPORT(clk,clear:IN STD_LOGIC;q :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END count12;ARCHITECTURE a OF count12 ISSIGNAL q_temp:ATD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk)BEGINIF(clk'event and clk='1') THENIF clear='0' THENq_temp<="0000";ELSIF q_temp="1011"THENq_temp<="0000";ELSEq_temp<=q_temp+1;END IF;END IF;END PROCESS;q<=q_temp;END a;2.分频系数为8，输出占空比为50%的分频器的设计左图为八分频器（占空比50%）的状态转移图，其中abc为原状态，ABC为下一状态。

实验名称：数字电路基础实验实验目的：1. 熟悉数字电路的基本原理和基本分析方法。

2. 掌握数字电路实验设备的使用方法。

3. 培养动手实践能力和分析问题、解决问题的能力。

实验时间：2023年X月X日实验地点：实验室XX室实验仪器：1. 数字电路实验箱2. 万用表3. 双踪示波器4. 数字信号发生器5. 短路线实验内容：一、实验一：基本逻辑门电路实验1. 实验目的- 熟悉与门、或门、非门的基本原理和特性。

- 学习逻辑门电路的测试方法。

2. 实验步骤- 连接实验箱，设置输入端。

- 使用万用表测量输出端电压。

- 记录不同输入组合下的输出结果。

- 分析实验结果，验证逻辑门电路的特性。

3. 实验结果与分析- 实验结果与理论预期一致，验证了与门、或门、非门的基本原理。

- 通过实验，加深了对逻辑门电路特性的理解。

二、实验二：组合逻辑电路实验1. 实验目的- 理解组合逻辑电路的设计方法。

- 学习使用逻辑门电路实现组合逻辑电路。

2. 实验步骤- 根据设计要求，绘制组合逻辑电路图。

- 连接实验箱，设置输入端。

- 测量输出端电压。

- 记录不同输入组合下的输出结果。

- 分析实验结果，验证组合逻辑电路的功能。

3. 实验结果与分析- 实验结果符合设计要求，验证了组合逻辑电路的功能。

- 通过实验，掌握了组合逻辑电路的设计方法。

三、实验三：时序逻辑电路实验1. 实验目的- 理解时序逻辑电路的基本原理和特性。

- 学习使用触发器实现时序逻辑电路。

2. 实验步骤- 根据设计要求，绘制时序逻辑电路图。

- 连接实验箱，设置输入端和时钟信号。

- 使用示波器观察输出波形。

- 记录不同输入组合和时钟信号下的输出结果。

- 分析实验结果，验证时序逻辑电路的功能。

3. 实验结果与分析- 实验结果符合设计要求，验证了时序逻辑电路的功能。

- 通过实验，加深了对时序逻辑电路特性的理解。

四、实验四：数字电路仿真实验1. 实验目的- 学习使用数字电路仿真软件进行电路设计。

电子设计中的时序逻辑设计时序逻辑设计是电子设计中非常重要的一个部分，它主要涉及到在数字电路中对信号的时序进行控制和调整，以确保电路能够按照预定的顺序正确地工作。

在电子设备中，时序逻辑设计直接影响着整个系统的性能、稳定性和功耗等方面。

首先，时序逻辑设计需要考虑时钟信号的控制。

时钟信号是数字系统中非常关键的一个信号，它提供了同步的时序参考，确保各个部分能够同时工作。

在时序逻辑设计中，需要合理地设置时钟信号的频率、相位和占空比等参数，以保证整个系统的稳定性和可靠性。

其次，时序逻辑设计还涉及到时钟域的概念。

数字系统中的不同部分可能工作在不同的时钟频率下，这就涉及到时钟域之间的数据传输和同步。

在时序逻辑设计中，需要考虑时钟域之间的同步问题，采取合适的方法来确保数据的正确传输和处理。

此外，时序逻辑设计还需要考虑信号的延迟和时序约束。

在数字系统中，信号的传输会存在一定的延迟，这可能会导致时序不一致的问题。

因此，在时序逻辑设计中，需要对信号的延迟进行分析和优化，以满足系统的时序约束要求，确保数据的正确性和稳定性。

在实际的时序逻辑设计中，通常会采用时序分析工具来辅助设计。

时序分析工具可以帮助设计工程师对时序逻辑进行建模和仿真，提前发现潜在的时序问题，并进行相应的优化。

通过时序分析工具，可以有效地提高设计的可靠性和稳定性。

总的来说，时序逻辑设计在电子设计中具有非常重要的地位，它直接影响着数字系统的性能和稳定性。

设计工程师需要充分理解时序逻辑设计的原理和方法，合理地设计时钟信号控制、时钟域同步和信号延迟等，以确保系统能够按照预期的时序要求正确地工作。

通过良好的时序逻辑设计，可以提高数字系统的性能和可靠性，满足不同应用领域的需求。

数字电路与系统设计实验报告学院：班级：姓名：实验一基本逻辑门电路实验一、实验目的1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。

2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。

二、实验设备1、二输入四与非门74LS00 1片2、二输入四或非门74LS02 1片3、二输入四异或门74LS86 1片三、实验内容1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。

2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。

3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。

四、实验方法1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。

2、用实验台的电平开关输出作为被测器件的输入。

拨动开关，则改变器件的输入电平。

3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。

指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。

五、实验过程1、测试74LS00逻辑关系（1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯）（2）真值表2、测试74LS02逻辑关系（1）接线图（2）真值表3、测试74LS86逻辑关系接线图（1）接线图（2）真值表六、实验结论与体会实验是要求实践能力的。

在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。

实在检查不出来，可以请老师和同学帮忙。

实验二逻辑门控制电路实验一、实验目的1、掌握基本逻辑门的功能及验证方法。

2、掌握逻辑门多余输入端的处理方法。

3、学习分析基本的逻辑门电路的工作原理。

二、实验设备1、基于CPLD的数字电路实验系统。

2、计算机。

三、实验内容1、用与非门和异或门安装给定的电路。

2、检验它的真值表，说明其功能。

四、实验方法按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。

实验十Moore与Mealy型同步时序逻辑电路的分析与设计一、实验目的：1.掌握同步时序逻辑电路的分析与设计方法。

2.掌握时序逻辑电路的测试方法。

3.了解时序电路自启动设计方法。

4.了解同步时序电路状态编码对电路优化作用。

二、实验原理：1.Moore与Mearly型同步时序逻辑电路的分析方法：时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。

2.Moore与Mearly型同步时序逻辑电路的设计方法：（1）分析题意，求出状态转换图。

（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。

（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1<N <2n （N为状态数、n为触发器数）。

（4）触发器选型（D、JK）。

（5）状态编码，列出状态转换表，求出状态方程、驱动方程。

（6）画出时序电路图。

（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。

（8）功能仿真，时序仿真。

3.同步时序逻辑电路的设计举例：试用D触发器设421码模5加法计数器。

（1）分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：（2）状态转换化简：由题意得该电路无等价状态。

（3）确定触发器数：根据，2n-1<N <2n，n=3。

（4）触发器选型：选择D触发器。

（5）状态编码：Q3、Q2、Q1按421码规律变化。

（6）列出状态转换表，如表1.（7）利用卡诺图如图2，求状态方程、驱动方程。

（8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的状态转换图，如图3所示，检查是否能自启动。

（9）画出逻辑图，如图4 所示。

三、实验仪器：1.示波器1台。

2.函数信号发生器1台。

一、实验目的1. 理解时序逻辑电路的工作原理和基本结构；2. 掌握触发器、计数器等时序逻辑电路的设计方法；3. 熟悉Multisim软件在时序逻辑电路设计与仿真中的应用；4. 培养实际操作能力和分析问题、解决问题的能力。

二、实验原理时序逻辑电路是一种在时钟信号控制下，输出不仅与当前输入有关，还与电路历史状态有关的数字电路。

其基本结构包括触发器、计数器等。

触发器是时序逻辑电路的基本单元，用于存储一位二进制信息。

计数器是时序逻辑电路的一种应用，用于对输入脉冲进行计数。

三、实验内容1. 触发器实验（1）实验目的：熟悉触发器的工作原理和功能，掌握触发器的使用方法。

（2）实验内容：设计一个JK触发器，实现时钟信号控制下的同步置1、同步置0、计数等功能。

（3）实验步骤：① 使用Multisim软件，搭建JK触发器电路；② 搭建计数器电路，实现时钟信号控制下的计数功能；③ 设置输入信号，观察触发器和计数器的输出波形，验证功能。

2. 计数器实验（1）实验目的：掌握计数器的设计方法，熟悉不同计数器电路的功能。

（2）实验内容：设计一个模为24的二进制计数器和模为60的十进制计数器。

（3）实验步骤：① 使用Multisim软件，搭建二进制计数器电路；② 设置输入信号，观察计数器的输出波形，验证功能；③ 使用Multisim软件，搭建十进制计数器电路；④ 设置输入信号，观察计数器的输出波形，验证功能。

四、实验结果与分析1. 触发器实验实验结果显示，设计的JK触发器能够实现同步置1、同步置0、计数等功能。

在计数过程中，触发器的输出波形符合预期，验证了JK触发器的功能。

2. 计数器实验实验结果显示，设计的模为24的二进制计数器和模为60的十进制计数器均能实现预期的计数功能。

在计数过程中，计数器的输出波形符合预期，验证了计数器电路的功能。

五、实验总结本次实验通过设计、搭建和仿真时序逻辑电路，掌握了触发器、计数器等时序逻辑电路的设计方法，熟悉了Multisim软件在时序逻辑电路设计与仿真中的应用。

第1篇一、实验目的1. 理解数字系统电路的基本原理和组成。

2. 掌握数字电路的基本实验方法和步骤。

3. 通过实验加深对数字电路知识的理解和应用。

4. 培养学生的动手能力和团队合作精神。

二、实验原理数字系统电路是由数字逻辑电路构成的，它按照一定的逻辑关系对输入信号进行处理，产生相应的输出信号。

数字系统电路主要包括逻辑门电路、触发器、计数器、寄存器等基本单元电路。

三、实验仪器与设备1. 数字电路实验箱2. 数字万用表3. 示波器4. 逻辑分析仪5. 编程器四、实验内容1. 逻辑门电路实验（1）实验目的：熟悉TTL、CMOS逻辑门电路的逻辑功能和测试方法。

（2）实验步骤：1）搭建TTL与非门电路，测试其逻辑功能；2）搭建CMOS与非门电路，测试其逻辑功能；3）测试TTL与门、或门、非门等基本逻辑门电路的逻辑功能。

2. 触发器实验（1）实验目的：掌握触发器的逻辑功能、工作原理和应用。

（2）实验步骤：1）搭建D触发器电路，测试其逻辑功能；2）搭建JK触发器电路，测试其逻辑功能；3）搭建计数器电路，实现计数功能。

3. 计数器实验（1）实验目的：掌握计数器的逻辑功能、工作原理和应用。

（2）实验步骤：1）搭建同步计数器电路，实现加法计数功能；2）搭建异步计数器电路，实现加法计数功能；3）搭建计数器电路，实现定时功能。

4. 寄存器实验（1）实验目的：掌握寄存器的逻辑功能、工作原理和应用。

（2）实验步骤：1）搭建4位并行加法器电路，实现加法运算功能；2）搭建4位并行乘法器电路，实现乘法运算功能；3）搭建移位寄存器电路，实现数据移位功能。

五、实验结果与分析1. 逻辑门电路实验通过搭建TTL与非门电路和CMOS与非门电路，测试了它们的逻辑功能，验证了实验原理的正确性。

2. 触发器实验通过搭建D触发器和JK触发器电路，测试了它们的逻辑功能，实现了计数器电路，验证了实验原理的正确性。

3. 计数器实验通过搭建同步计数器和异步计数器电路，实现了加法计数和定时功能，验证了实验原理的正确性。

实验三实验三 VHDL VHDL VHDL 时序逻辑电路设计时序逻辑电路设计 一、实验目的一、实验目的1． 熟悉用VHDL 语言设计时序逻辑电路的方法语言设计时序逻辑电路的方法 2． 熟悉用Quartus 文本输入法进行电路设计文本输入法进行电路设计 二、实验所用仪器元件及用途二、实验所用仪器元件及用途 1． 计算机：装有Quartus 软件，为VHDL 语言提供操作场所。

语言提供操作场所。

2． 直流稳压电源：通过USB 接口实现，为实验开发板提供稳定电源。

接口实现，为实验开发板提供稳定电源。

3． 数字系统与逻辑设计实验开发板：使试验结果下载到开发板上，实现整个实验的最终结果。

果。

三、实验内容三、实验内容 1． 用VHDL 语言设计实现一个8421码十进制计数器。

码十进制计数器。

（1） 实验内容及要求：在Quartus 平台上设计程序和仿真题目要求，并下载到实验板上验证试验结果。

验证试验结果。

（2） 试验结果：VHDL 代码和仿真结果。

代码和仿真结果。

2． 用VHDL 语言设计实现一个分频系数为8，分频输出信号占空比为50%的分频器。

的分频器。

（1） 实验内容及要求：在Quartus 平台上设计程序和仿真题目要求。

平台上设计程序和仿真题目要求。

（2） 试验结果：VHDL 代码和仿真结果。

代码和仿真结果。

3． 用VHDL 语言设计实现一个控制8个发光二极管亮灭的电路。

个发光二极管亮灭的电路。

（1） 实验内容及要求：在Quartus 平台上设计程序和仿真题目要求，并下载到实验板上验证试验结果。

验证试验结果。

a. 单点移动模式：一个点在8个发光二极管上来回的亮个发光二极管上来回的亮b. 幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复往复c. 通过拨码开关或按键控制两种模式的转换通过拨码开关或按键控制两种模式的转换 （2） 试验结果：VHDL 代码和仿真结果。