下载文档原格式
东南大学电工电子实验中心实验报告数字逻辑设计实践实验一数字逻辑电路实验基础学院电气工程学院指导老师团雷鸣地点 104姓名学号实验日期得分__________1．实验目的（1〕认识数字集成电路，能鉴别各种种类的数字器件和封装；（2〕学习查找器件资料，经过器件手册认识器件；（3〕认识脉冲信号的模拟特点，认识示波器的各种参数及其对测量的影响，认识示波器探头的原理和参数，掌握脉冲信号的各项参数；（4〕认识逻辑解析的根根源理，掌握虚假逻辑解析的使用方法；（5〕掌握实验箱的结构、功能，面包板的根本结构、掌握面包板连接电路的根本方法和要求；（6〕掌握根本的数字电路的故障检查和消除方法。
2．必做实验〔1〕复习仪器的使用， TTL 信号参数及其测量方法用示波器测量并记录频率为 200KHz的 TTL 信号的上升沿时间、下降沿时间、脉冲宽度和高、低电平值。
接线图理论仿真 TTL 图像TTL 实验数据表格测量次数第一次第二次上升时间下降时间正脉宽μsμs负脉宽μsμs高电平低电平〔2〕节实验：电路安装调试与故障消除要求：测出电路对应的真值表，并进行模拟故障排查，记录故障设置情况和排查过程。
接线图真值表F=1，G=1序号S1B1S2B2L 000001 100011 200100 300111 401001 501011 601100 701111 810000 910010 1010100 1110110 1211001 1311011 1411100 1511111思虑题①能否用表格表示U2 8 脚输出端可能出现1 的全部情况当 F=0，G=0或 F=0， G1或 F=1，G=0时，输出端为 1当 F=1，G=1时见下表序号S1B1S2B2100002000130011401005010160111711008110191111② 存在一个使报警器信号灯连续接通的故障，它与输入的状态没关。
那么，什么是最有可能的故障？答：两个集成电路 74HC00与 74HC20未加工作电压 VCC并接地，造成集成电路无法工作， L 素来为低电平， Led 发光。
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路设计实践第4 次实验实验名称：基本时序逻辑电路院（系）：信息科学与工程学院专业：信息工程姓名：学号：实验室: 实验组别：同组人员：无实验时间：评定成绩：审阅教师：时序逻辑电路一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1)计数器（74161）a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联b)序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2)移位寄存器（74194）a)计数器（一定注意能否自启动）b)序列发生器（还是要注意分析能否自启动）三、实验内容1.广告流水灯a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据①设计电路。
1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
东南大学电工电子实验中心实验报告课程名称：数字逻辑设计实践第4次实验实验名称：时序逻辑设计院（系）：生物科学与医学工程学院专业：生物医学工程（7年制）姓名：吴华珍学号：11210102实验室：104 实验组别：无同组人员：无实验时间：2011年11月30日评定成绩：审阅老师：一．实验目的（1）掌握时序逻辑电路的一般设计过程；（2）掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；（3）掌握时序逻辑电路的基本调试方法；（4）熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二．必做实验（1）4.4节实验：触发器设计时序逻辑电路内容2．广告流水灯题目：用触发器、组合函数器件和门电路设计一个广告流水等，该流水灯由8个LED组成，工作始终为1暗7亮，且这一暗灯循环右移。
A、写出设计过程，画出设计过程中的电路图，按图连接电路。
分析题目可知，分别存在第一盏灯亮，第二盏灯亮等八种状态，用三位二进制将其编码，用000-111分别表示8中状态，在用3-8译码器译码。
根据分析，电路的状态转化表为：即为计时器。
异步触发：同步触发：J0=K0=1J1=K1=Q0J2=K2=Q1Q0B、将单脉冲加到系统时钟端，静态验证实验电路。
观察：将单脉冲加到系统时钟端，每按一次单脉冲，熄灭的灯想右移一位。
C、将TTL连续信号脉冲信号加到系统时钟端，用示波器观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
内容3．智力竞赛抢答器电路设计如下：清零端：R0=R1=R2=内容5．序列发生器题目：用触发器设计一个具有自启动功能的01011序列信号发生器。
A、写出设计过程，画出电路逻辑图。
分析电路，电路一次输出10011，其状态转化表为：B、搭接电路，并用单脉冲静态验证实验结果。
加单个脉冲，电路一次输出01011；C、加入TTL连续脉冲，用示波器观察并记录时钟脉冲CLK、序列输出端的波形（2）4.6节实验：用时序功能块设计时序电路内容1．简易数字钟题目：设计一个只有小时和时钟功能的简易数字钟。
东南大学电工电子实验中心实验报告课程名称：数字逻辑电路实验第五次实验实验名称：时序逻辑电路设计院（系）：电气工程专业：电气工程及自动化姓名：学号：实验室: 104 实验时间：2013年12月13日评定成绩：审阅教师：一、实验目的1.掌握时序逻辑电路的一般设计过程；2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3.掌握时序逻辑电路的基本调试方法；4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理1.时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3.时序电路中的时钟1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。
4.常用时序功能块1)计数器（74161）a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联b)序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2)移位寄存器（74194）a)计数器（一定注意能否自启动）b)序列发生器（还是要注意分析能否自启动）三、实验内容1.广告流水灯a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据①设计电路。
1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
数字逻辑电路实验简易数字钟日期：2013年12月6日地点：104姓名：学号：审阅教师：得分：一、实验目的（1）掌握时序逻辑电路的一般设计过程；（2）掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；（3）掌握QuartusⅡ5.0的使用二、实验原理特点外引线排列图•用于快速计数的内部超前进位•用于n 位级联的进位输出•同步可编程序•有置数控制线•二极管箝位输入•直接清零•同步计数典型参数：f 工作频率=32MHzPd=93mW说明：这种同步可预置十进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。
对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。
这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。
缓冲时钟输入将在时钟输入上升沿触发四个触发器。
这种计数器是可全编程的，即输出可预置到任何电平。
当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。
清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。
超前进位电路无须另加门，即可级联出n 位同步应用的计数器。
它是借助于两个计数使能输入和一个动态进位输出来实现的。
两个计数使能输入（ENP 和ENT）计数时必须是高电平，且输入ENT 必须正反馈，以便使能动态进位输出。
因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA 输出高电平。
此高电平溢出进位脉冲可用来使能其后的各个串联级。
使能ENP 和ENT 输入的跳变不受时钟输入的影响。
电路有全独立的时钟电路。
改变工作模式的控制输入（使能ENP、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。
计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。
东南大学电工电子实验中心
实验报告
课程名称：数字逻辑电路设计实践
第 4 次实验
实验名称：基本时序逻辑电路
院（系）：信息科学与工程学院专业：信息工程姓名：学号：
实验室: 实验组别：
同组人员：无实验时间：
评定成绩：审阅教师：
时序逻辑电路
一、实验目的
1.掌握时序逻辑电路的一般设计过程；
2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；
3.掌握时序逻辑电路的基本调试方法；
4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
二、实验原理
1.时序逻辑电路的特点（与组合电路的区别）：
——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。
2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）
触发器实现状态机（流水灯中用到）
3.时序电路中的时钟
1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）
2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过
电路产生，就是用到此原理。
4.常用时序功能块
1)计数器（74161）
a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联
b)序列发生器
——通过与组合逻辑电路配合实现（计数器不必考虑自启动）
2)移位寄存器（74194）
a)计数器（一定注意能否自启动）
b)序列发生器（还是要注意分析能否自启动）
三、实验内容
1.广告流水灯
a.实验要求
用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
①写出设计过程，画出设计的逻辑电路图，按图搭接电路。
②将单脉冲加到系统时钟端，静态验证实验电路。
③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲
CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
b．实验数据
①设计电路。
1）问题分析
流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。
2） 设三个触发器输出端状态为Q2Q1Q0，则状态图如下
每个输出端状态转换卡诺图为：
12n Q + 11n Q +
1
0n Q +
根据卡诺图得到逻辑表达式:
122101110100()n n n n n n n n n
Q Q Q Q Q Q Q Q Q +++=⊕=⊕=g
3）
根据以上分析设计出最终电路图如下：
②静态验证
③动态验证
波形记录：
2.序列发生器
实验要求
用触发器设计一个具有自启动功能的01011序列发生器。
1)
An+1=Bn
Bn+1=Cn
Cn+1=Dn
Dn+1=An'+Dn'=（An+Dn）'
2)按图搭接电路，将单脉冲加到系统时钟端，静态验证实验电路。
3)将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟
脉冲CLK、触发器的输出端上的波形。
3.智力竞赛抢答器
4.简易数字钟
实验要求：设计一只只有小时和分钟功能的简易数字钟，输入时钟脉冲周期为1min，四位数码管用于显示，高位用于显示小时，低位用于显示分钟。
设计电路图如下：
分钟（低、高位）小时（低、高位）
实验中遇到的困难及解决过程：
1)实际电路时，不能单纯的只想着设计60-24的计数器，这样容易分解成6*10和3*8,但
因要用电子数码管输出，就只能分解为10*6（顺序）和20+3，就要用到7420，级联方式不一样。
2)电子数码管输出时，如不考虑74161置零的延迟，就会出现先有19分，再有10分、11
分···的情况，所以必须考虑74161的置零的延迟，故需给74161的时钟加非门。
（实际的芯片没有非门，故不用处理这个延迟，不用再加非门）
3)74161与数码管连接时注意高低位的连接顺序，否则会出现乱码。
4)测试的时候要各种情况都测试到。
我开始测试的时候，没有测试到23:59的情况，后来
发现时钟到23:59后不置零，设计存在缺陷，又重新设计最后才做对.
5)实际测试时会有开始置零不对、线接触不好等因素影响实验结果，要仔细排查才能得出
正确结论。
5.序列发生器
a.实验要求
分别用MSI计数器和移位寄存器设计一个具有自启动功能的01001序列信号发生器。
①写出设计过程，画出电路逻辑图。
②搭接电路，并用单脉冲静态验证实验结果。
③加入TTL连续脉冲，用双踪示波器和逻辑分析仪观察并记录时钟脉冲CLK、序列输
出端的波形。
b.实验数据
（一）用MSI计数器设计
① 设计电路。
1） 问题分析：
码的长度为5，需要一个模5的计数器，由于计数器自身的特点排除了冗余状态影响，因此不需要考虑自启动问题。
3-8译码器的每一路输出，是各地址变量组成函数的一个最小项的反变量，利用其中一部分输出端输出的与非关系，也就是它们相应最小项的或逻辑表达式，能实现各种逻辑函数。
将状态表中所有Y=1的项取出来与非，可实现序列发生器的组合逻辑功能。
2
C B A C B A Y Q Q Q Q Q Q =+
3）根据以上分析，用计数器74LS161和译码器74LS138加门电路设计电路图如下：
4） 用Multisim 模拟，逻辑分析仪观察波形如下：
（从上到下5个波形分别为QA,QB.QC,输出Y 及时钟信号）
可见，输出端即最后一行实现了01001的序列发生器的功能。
②静态验证
③动态验证
波形记录：
i.用示波器观察波形（ch1为时钟信号，ch2为输出端）：
（二）用移位寄存器设计
①设计电路。
1）问题分析：
顾名思义，移位寄存器的功能便是实现数据的移动。
可用其一个输出端输出题目要求的01001的序列，以此结合移位功能可列出状态转换表。
列出置数端D SR关于四个输出状态的卡诺图，得到逻辑表达式，再利用门电路实现。
2
SR Q3Q2\Q1Q0
00
01 11 10
SR D 得到逻辑表达式3201SR D Q Q Q Q =+
3）根据以上分析，得到电路图设计如下：
5） 4）用Multisim 模拟，逻辑分析仪观察波形如下：
（从上到下5个波形分别为时钟信号,QA,QB,QC,QD ，其中QD 为最终输出信号）
五行波形分别为时钟，移位寄存器的输出端QA~QD 及最终输出端（即序列发生端）。
可见，输出端即最后一行实现了01001的序列发生器的功能。
②静态验证
③动态验证
波形记录：
示波器观察波形（上边为时钟信号，下边为输出端信号）：。
