数字逻辑第五章课后习题答案

第五章组合逻辑电路1．写出如图所示电路的输出信号逻辑表达式，并说明其功能。

（a）（b）解：（a）Y1ABC（判奇功能：1的个数为奇数时输出为1）Y2AB(AB)CABACBC（多数通过功能：输出与输入多数一致）（b）Y1(AB)A(AB)BABAB（同或功能：相同为1，否则为0）2．分析如图所示电路的逻辑功能（a）（b）（c）解：（a）Y1ABAB（判奇电路：1的个数为奇数时输出为1）0011（b）Y2(((AA)A)A)（判奇电路：1的个数为奇数时输出为1）0123YAM00（c）Y1 A M1（M=0时，源码输出；M=1时，反码输出）YAM233．用与非门设计实现下列功能的组合逻辑电路。

（1）实现4变量一致电路。

（2）四变量的多数表决电路解：（1）1）定变量列真值表：ABCDYABCDY0000110000000101001000100101000011010110010*******010*******011001110001110111112）列函数表达式：YABCDABC D ABCDABCD3）用与非门组电路（2）输入变量A、B、C、D，有3个或3个以上为1时输出为1，输人为其他状态时输出为0。

1）列真值表2）些表达式3）用与非门组电路4．有一水箱由大、小两台水泵ML和Ms供水，如图所示。

水箱中设置了3个水位检测元件A、B、C，如图（a）所示。

水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和Ms同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

解：（1）根据要求列真值表（b）（b）（a）（2）真值表中×对应的输入项为约束项，利用卡诺图化简（c）（d）（c）（d）（e）得：MABCsMBL（ML、M S的1状态表示工作，0状态表示停止）（3）画逻辑图（e）5．某医院有—、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。

习题五1. 简述时序逻辑电路与组合逻辑电路的主要区别。

解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。

组合电路具有如下特征：①由逻辑门电路组成，不包含任何记忆元件；②信号是单向传输的，不存在任何反馈回路。

时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。

时序逻辑电路具有如下特征：○1电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；○2电路中包含反馈回路，通过反馈使电路功能与“时序”相关；○3电路的输出由电路当时的输入和状态(过去的输入)共同决定。

2. 作出与表1所示状态表对应的状态图。

表1 状态表现态y2 y1次态y2 ( n+1)y1(n+1) /输出Zx2x1=00 x2x1=01 x2x1=11 x2x1=10ABCD B/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/0解答根据表1所示状态表可作出对应的状态图如图1所示。

图13. 已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。

图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。

假定电路初始状态为“00”，说明该电路逻辑功能 。

图 3 解答○1 根据电路图可写出输出函数和激励函数表达式为xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。

表2图4现态 y 2 y 1 次态 y 2( n+1)y 1(n+1)/输出Zx=0 x=1 00 01 10 1100/0 00/0 00/0 00/001/1 11/0 11/0 11/1○3 由状态图可知，该电路为“111…”序列检测器。

5.31BUT门的可能定义是: “如果A1和B1为1, 但A2或B2为0, 则Y1为1；Y2的定义是对称的。

”写出真值表并找出BUT门输出的最小“积之和”表达式。

画出用“与非-与非”电路实现该表达式的逻辑图, 假设只有未取反的输入可用。

你可以从74x00、04.10、20、30组件中选用门电路。

解: 真值表如下A1 B1 A2 B2 Y1 Y2 A1 B1 A2 B2 Y1 Y20 0 0 0 0 0 1 0 0 0 0 00 0 0 1 0 0 1 0 0 1 0 00 0 1 0 0 0 1 0 1 0 0 00 0 1 1 0 1 1 0 1 1 0 10 1 0 0 0 0 1 1 0 0 1 00 1 0 1 0 0 1 1 0 1 1 00 1 1 0 0 0 1 1 1 0 1 00 1 1 1 0 1 1 1 1 1 0 0利用卡诺图进行化简, 可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’Y2=A1’·A2·B2+B1’·A2·B2Y2采用74x04得到各反相器采用74x10得到3输入与非采用74x00得到2输入与非5.32做出练习题5.31定义的BUT门的门级设计, 要求以cmos实现时使用的晶体管数目最少, 可以从74x00、04.10、20、30组件中选用门电路.写出输出表达式（不一定是二级“积之和”）并画出逻辑图。

解: cmos晶体管用量: 反相器2个2输入与非门4个3输入与非门6个为了尽量减少晶体管用量, 可以采用下列表达式, 以便实现器件的重复使用：F1=(A1·B1)·(A2’+B2’)=(A1·B1)·(A2·B2)’=[(A1·B1)’+(A2·B2)’’]’F2=[(A2·B2)’+(A1·B1)’’]’电路图：晶体管用量: 20只（原设计中晶体管用量为40只）5.34已知函数 , 说明如何利用练习题5.31定义的单个BUT 门和单个二输入或门实现F.解: BUT 门输出采用最小项和的形式表达为()∑=2,2,1,114,13,121B A B A Y ，()∑=2,2,1,111,7,32B A B A Y将两个输出相或就可以得到要求实现的函数。

第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。

（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 07.证明下列等式（1） A+A B=A+B证明：左边= A+A B =A(B+B )+A B =AB+A B +A B =AB+A B +AB+A B =A+B =右边(2) ABC+A B C+AB C =AB+AC证明：左边= ABC+A B C+AB C = ABC+A B C+AB C +ABC =AC(B+B )+AB(C+C ) =AB+AC =右边（3） E D C CD A C B A A )(++++=A+CD+E 证明：左边=E D C CD A C B A A )(++++ =A+CD+A B C +CD E =A+CD+CD E =A+CD+E =右边（4） C B A C B A B A ++=C B C A B A ++证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式 (1) F(A,B,C) = Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=化简得F=C(2)C B A D A B A D C AB CD B A F++++=F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)化简得F=D BC D C A BC A C B D C ++++(4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。

绪论单元测试1【多选题】(5分)计算机的五大组成部分是（）、（）、（）、输入设备和输出设备。

A.控制器B.运算器C.硬盘D.存储器2【判断题】(5分)数字逻辑课程是计算机专业的一门学习硬件电路的专业基础课。

A.错B.对3【判断题】(5分)计算机的运算器是能够完成算术和逻辑运算的部件，逻辑运算比如与运算。

A.错B.对第一章测试1【单选题】(10分)与二进制数1101011.011对应的十六进制数为（）A.53.3B.73.3C.6B.3D.6B.62【单选题】(10分)与二进制数101.011等值的十进制数是（）A.5.175B.5.375C.3.625D.5.6753【单选题】(10分)（17）10对应的二进制数是（）A.10011B.101111C.10110D.100014【判断题】(10分)数字电路中用“1”和“0”分别表示两种状态,二者通常无大小之分A.错B.对5【判断题】(10分)格雷码具有任何相邻码只有一位码元不同的特性A.对B.错6【多选题】(20分)以下代码中为无权码的为()A.余三码B.格雷码C.5421BCD码D.8421BCD码7【单选题】(10分)十进制数25用8421BCD码表示为（）A.00100101B.11010C.11001D.101018【单选题】(10分)BCD码1001对应的余3BCD码是（）A.1011B.1100C.1000D.10109【单选题】(10分)8421BCD码001001010100转换成十进制数为（）A.252B.1250C.1124D.254第二章测试1【单选题】(5分)在何种输入情况下，“或非”运算的结果是逻辑0A.任一输入为0，其他输入为1B.全部输入是0C.全部输入是1D.任一输入为12【单选题】(5分)一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）A.或门B.异或门C.与非门D.或非门3【多选题】(10分)求一个逻辑函数F的对偶式，可将F中的（）。

5-30、分析图P5-30所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值。

图中（1）为低位计数器，（2）为高位计数器。

图P5-30解：电路由两个计数器异步级联组成，计数器（1）用同步置数法构成一个十进制计数器，状态循环为0000~1001，即M1=10；计数器（2）用异步复位法构成一个九进制计数器，状态循环为0000~1000，即M2=9；在计数器（1）置入数值0000时，置数脉冲的上升沿供给计数器（2）一个CP脉冲，也就是计数器（1）向计数器（2）的进位。

整个计数器的模值M=M2×M1=9×10=90。

5-31、分析图P5-31所示由两片中规模同步计数器CT74LS161构成的计数分频器的模值，图中（1）为低位计数器，（2）为高位计数器。

图P5-31解：电路由两个CT74LS161计数器同步级联组成，都是十六进制计数器，计数器（1）在状态1111时CO=1，允许CP触发计数器（2）计数，计数器用异步复位法构成，在状态为（C8）16时产生复位信号，该状态不是计数循环状态，则计数循环为0~（C7）16，整个计数器的模值M=（C8）16，对应的十进制数为200，也可以写成M=200。

5-32、分析图P5-32所示由两片中规模同步计数器CT74LS160构成的计数分频器的模值，图中（1）为低位计数器，（2）为高位计数器。

图P5-32解：电路由两个CT74LS160计数器异步级联组成，计数器（1）是十进制计数器，M1=10，在状态1001时CO=1，反相后触发计数器（2）计数，计数器（2）用同步置数法构成，在状态为0101时产生置数信号，该状态应是计数循环状态，置入数值0000，则计数循环为0000~0101，M2=6。

M=M2×M1=6×10=60。

5-33、用同步十进制计数集成芯片CT74LS160采用异步复位法构成模值M为5的计数器，并画出接线图和全状态图。