数值比较器

实验五

一：实验目的：1. 掌握常见数值比较器及编码器芯片的逻辑功能及测试

方法。

2. 掌握与数值比较器芯片及编码器相关组合逻辑电路设计方

法。

二：实验原理：数值比较器功能：完成两个数值大小的比较。

数值比较器分类：

1.1位数值比较器

2.多位数值比较器

编码器功能：将输入的每一个高低电平编成

对应的二进制代码。

常见芯片； ：

实验内容：1. 病房呼叫系统 医院有一二三四号病房，每个病房设置有呼叫器，护士值班室设有数

码管显

示单元。

设计要求：

1.当病房呼叫按钮按下时，值班室数码管显示对应的病房号。

2.病房呼叫优先级为一-二-三-四，从高到低。电路图如图

结果如下

2.三个四位二进制数排列

利用两个74LS85完成三个四位二进制数的排列，利用数码管显示最

大值。 分析；先将四位二进制数A与B进行比较，得出较大得数，再将它与

C比较得出较大的数也就是ABC三个四位二进制数中最大的数。 电路图如图所示：

结果如下

：

实验报告

一、 1.实验目的：验证数据选择器的作用

2.实验器材：12V直流电源、单刀双掷开关、74HC153数据选择器一片、电压表。

3.实验内容：利用半片数据选择器产生Z=X’Y’W’+X’YW+XY’W+XYW’+XYW这样个逻辑函数式。原逻辑函数式可转换为：Z=X’(Y’W’)+X(Y’W)+X(YW’)+1(YW)将逻辑式中的Y=A,W=B,X=C;1C0=C’,1C1=1C2=C,1C3=1;如图所示

输入端 输出端 1G A/Y B/W C/X 1Y/Z

1 X X X 0

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

4.实验分析：A、B作为地址输入端，C作为数据输入端，1Y作为数据输出端，1G作为控制端并当为低电平时有效，由Z=X’(Y’W’)+X(Y’W)+X(YW’)+1(YW)函数式可得Y、W来决定输入数据与输出数据的关系，通过此作用来对数据进行选择；X、Y、W三个输入端中的两个决定着另一个的输出，从而达到数据的选择。

二、 1.实验目的：验证加法器

2.实验器材: 12V直流电源、单刀双掷开关、74HC283加法器一片、电压表。

3.实验内容:如下图所示，此电路当中当电压表示数为6V时代表高电平记为1，当电压表示数为0V时代表低电平记为0；由此对此加法器进行部分数据统计，以证其正确性。现统计A（1，2，3，4）、B（5，6，7，8）相等的数相加之和的数据情况，相等的数值的十进制范围为0-5

A输入端 B输入端 输出端

A4 A3 A2 A1 B4 B3 B2 B1 4 3 2 1

0 0 0 0 0 0 0 0 0 0 0 0

3.3.4 数值比较器

在数字和计算机系统中，经常需要比较两个数的大小。能执行两数比较功能的数字逻辑电路，称为数值比较器。用来比较的两个数可以是二进制数，也可以是其他进制数。下面以二进制数为例，讨论数值比较器的构成和工作原理。

1.一位数值比较器

A和B均为1位二进制数，进行数值比较，比较结果只能有3种情况：

①A＞B，应使比较器的输出Y(A>B) ＝1；

②A＝B应使比较器的输出Y(A=B) ＝1；

③A＜B，应使比较器的输出Y(A

根据上述3种情况，可以列出一位数值比较器的真值表，如表3-3-10所示。

由表3-3-10，可得到它们的输出逻辑函数表达式：

Y(A＞B)＝ BA

Y(A=B)＝ABBA＝A ⊙ B＝BA

Y(A

根据输出逻辑函数表达式，就可得到一位数值比较器的逻辑电路图。如图3-3-19所示。

2．多位数值比较器 以4位二进制数为例，分析多位数值比较器的比较问题。设有两个4位二进制数A＝A3A2AlA0和B＝B3B2BlBo，I(A>B)、 I(A=B)、 I(A

(1)若要使A＝B，则必须使A3＝B3，A2＝B2，Al＝Bl，Ao＝Bo，I(A＝B)＝l。

(2)若要使A＞B或A＜B，则必须从高位到低位逐位比较，而且只有在高位相等时，才需要比较低位。

①若A3＞B3或A3＜B3，则不论低位数的大小如何，肯定A＞B或A＜B；

②若A3＝B3而A2＞B2或A2＜B2，则不论低位数的大小如何，肯定A＞B或A＜B；

③若A3＝B3、A2＝B2而Al＞Bl或Al＜Bl，则不论低位数的大小如何，肯定A＞B或A＜B；

④若A3＝B3、A2＝B2、Al＝Bl而Ao＞Bo或Ao＜BO，肯定A＞B或A＜B；

⑤I(A=B)、I(AB)是来自低位的进位输入，其值的不同会影响到比较输出。若A3＝B3、A2＝B2、Al＝Bl、Ao＝Bo，输出由来自低位的进位输入I(A=B)、I(AB)决定。

第3章 组合逻辑电路

81

通过对表3.3.3分析可得，当二进制和数小于或等于1001时，二进制和数等于BCD码

和数；当大于1001时两者不等，需要进行校正，校正的方法是将二进制和数再加上0110，

就可以得到正确的BCD码和数，并产生进位输出。所以一个一位二—十进制数加法器应由

两个四位二进制加法器和一个加0110的校正电路组成，由此可以设计出如图3.3.7所示的逻

辑电路图，若要组成一个n位的并行十进制加法器，就需要n个这样的加法器连接而成。

图3.3.7 一位二—十进制数加法器

3.3.2 数值比较器

用来比较两个n位二进制数大小或是否相等的逻辑电路，称为数值比较器。例3.2.2为两

个一位二进制数值比较器。而两个 n位二进制数比较时，应从高位到低位逐位进行比较，高

位数相等时，才能进行低位数比较。当比较到某一位数值不等时，其结果就是两个n位二进

制数的比较结果。

74LS85是4位数值比较器，用几片芯片也可扩展为4n 位数值比较器，它的真值表如表

3.3.4所示，逻辑功能示意图如图3.3.8所示。

表3.3.4 74LS85真值表 比较数值输入 级 联 输 入 输 出

A3 B3 A2 B2 A1 B1 A0 B0 IA>B IAB FAB3 × × × × × × 1 0 0

A3< B3 × × × × × × 0 1 0

A3=B3 A2>B2 × × × × × 1 0 0

A3=B3 A2

A3=B3 A2=B2 A1>B1 × × × × 1 0 0