RGMII接口数据 时序 波形分析

MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。

下面对它们进行一一介绍。

MII接口：TXD[3:0]：数据发送信号，共4根信号线；RXD[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。

对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。

对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。

注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。

RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。

RX_CLK也是由PHY侧提供的。

CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS 就有效，另外，CRS只在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有效。

MII接口一共有16根线(TX_CLK, RX_CLK未记入)。

简介MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。

下面对它们进行一一介绍。

MII接口：T XD(Transmit Data)[3:0]：数据发送信号，共4根信号线；RXD(Receive Data)[3:0]：数据接收信号，共4根信号线；TX_ER(Transmit Error)：发送数据错误提示信号，同步于TX_CLK，高电平有效，表示TX_ER有效期内传输的数据无效。

对于10Mbps速率下，TX_ER不起作用；RX_ER(Receive Error)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。

对于10Mbps速率下，RX_ER不起作用；TX_EN(Transmit Enable)：发送使能信号，只有在TX_EN有效期内传的数据才有效；RX_DV(Reveive Data Valid)：接收数据有效信号，作用类型于发送通道的TX_EN；TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。

注意，TX_CLK时钟的方向是从PHY侧指向MAC侧的，因此此时钟是由PHY提供的。

RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频率为2.5MHz。

RX_CLK也是由PHY侧提供的。

CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，另外，CRS只有PHY在半双工模式下有效；COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有PHY在半双工模式下有效。

视频硬件培训方案-MII接口介绍蒋汉初1.MII接口名词解释MII (Media Independent Interface 介质无关接口) MII即媒体独立接口，它是IEEE-802.3定义的以太网行业标准。

MII接口一定会包含两部分，一个数据接口，以及一个MAC和PHY之间的管理接口。

数据接口包括分别用于发送器和接收器的两条独立信道。

每条信道都有自己的数据、时钟和控制信号。

MII数据接口总共需要16个信号。

管理接口是个双信号线接口：一个是时钟信号，另一个是数据信号。

通过管理接口，上层能监视和控制PHY。

MII 管理接口（Management interface）只有两条信号线，就是我们熟悉的MDC/MDIO接口。

2.MII接口种类MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。

我们在这里只讨论MII、RMII、SMII、GMII接口。

MII 支持10 兆和100 兆的操作，它要求是25 兆的总线时钟，一个接口由14 根线组成（没考虑收发时钟），它的支持还是比较灵活的，但是有一个缺点是因为它一个端口用的信号线太多，如果一个8 端口的交换机要用到112 根线，16 端口就要用到224 根线，到32 端口的话就要用到448 根线，一般按照这个接口做交换机，是不太现实的，所以现代的交换机的制作都会用到其它的一些从MII 简化出来的标准，比如RMII、SMII、GMII 等。

RMII 是简化的MII 接口，在数据的收发上它比MII 接口少了一倍的信号线，所以它一般要求是50 兆的总线时钟。

RMII 一般用在多端口的交换机，它不是每个端口安排收、发两个时钟，而是所有的数据端口公用一个时钟用于所有端口的收发，这里就节省了不少的端口数目。

RMII 的一个端口要求7 根数据线，比MII 少了一倍，所以交换机能够接入多一倍数据的端口。

以太网知识(2)-RMII / SMII接口本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M 模式下的连接方法。

续--上篇文章“以太网知识(1)-MII接口”1.5 Electrical CharacterMII接口的电气特性可以分为Driver characteristics和Receiver characteristics。

针对于Driver characteristics的DC电气特性而言，Spec要求所有MII接口The high (one) logic level output potential V oh shall be no less than 2.40 V at an output current I oh of –4.0 mA. The low (zero) logic level output potential Vol shall not be greater than 0.40 V at an output current I oL of 4.0 mA。

这个就是LVTTL常用的逻辑标准。

针对于Driver characteristics的AC电气特性而言，Drivers must also meet certain ac specifications in order to ensure adequate signal quality for electrically long point-to-point transmission paths. The ac specifications shall guarantee the following performance requirements.The initial incident potential change arriving at the receiving end of apoint-to-point MII signal path plus its reflection from the receiving end of the path must switch the receiver input potential monotonically from a valid high (one) level to Vil ≤Vil(max)–200 mV, or from a valid low (zero) level to Vih ≥Vih(min) + 200 mV. Subsequent incident potential changes arriving at the receiving end of a point-to-point MII signal path plus their reflections from the receiving end of the path must not cause the receiver input potential to reenter the range Vil(max) – 200 mV < Vi < Vih(min) + 200 mV except when switching from one valid logic level to the other. Such subsequent incident potential changes result from a mismatch between the characteristic impedance of the signal path and the driver output impedance。