1Department of Microelectronics, PKU，Xiaoyan Liu第五章CMOS组合逻辑电路设计II－动态CMOS电路第一节动态逻辑门电路的基本结构、原理、特点第二节多米诺（Domino）CMOS电路第三节改进的Domino CMOS电路第四节时钟CMOS （C2MOS）
2Department of Microelectronics, PKU，Xiaoyan Liu第一节动态逻辑门电路的基本结构、原理、特点一、预充－求值动态CMOS的基本结构和工作原理二、动态CMOS的特点三、动态CMOS的问题四、动态CMOS的级联静态电路：靠管子稳定的导通、截止来保持输出状态除状态反转外，输出始终与VDD和GND保持通路。动态电路：靠电容来保存信息
3Department of Microelectronics, PKU，Xiaoyan Liu一、预充－求值动态CMOS的基本结构和工作原理In1In2PDNIn3MeMpClkClkOutCL预充－求值动态CMOS电路的基本结构工作过程：➢预充阶段：Clk＝0，Out被Mp预充到VDD，Me截止，无论输入何值，均不存在直流通路。此时的输出无效。➢求值阶段：Clk＝1，Mp截止，Me导通，Out和GND之间形成一条有条件的路径。具体由PDN决定。若PDN存在该路径，则Out被放电，Out为低电平，“0”。如果不存在，则预充电位保存在CL上，Out为高电平“1”。➢求值阶段，只能有与GND间的通路，无与VDD间的，一旦放电，不可能再充电，只能等下次。预充FET求值FET
4Department of Microelectronics, PKU，Xiaoyan Liu预充－求值动态CMOS电路的工作原理预充预充求值输出只在此时有效),2,1(XnXXFY当Clk＝1时ClkOutClk＝0时，输出为1，与输入无关
5Department of Microelectronics, PKU，Xiaoyan LiuOutClkClkABCMpMeonoff1offon((AB)+C)例
组合逻辑电路设计的基本原理
组合逻辑电路是由多个逻辑门组成的电路，其输出仅取决于输入信号的状态，而不受电路历史状态的影响。组合逻辑电路的设计是数字电路设计的基础，其设计原理包括以下几个方面。
1. 布尔代数
布尔代数是一种逻辑代数，用于描述逻辑运算的规则和性质。布尔代数的基本运算包括与、或、非、异或等，这些运算可以用逻辑门实现。在组合逻辑电路设计中，布尔代数是设计的基础，通过对输入和输出信号的逻辑关系进行分析，可以确定电路的逻辑功能。
2. 真值表
真值表是一种用于描述逻辑运算结果的表格，其中列出了所有可能的输入组合和对应的输出结果。通过真值表可以直观地了解电路的逻辑功能，从而进行电路设计和优化。
3. 卡诺图
卡诺图是一种用于简化布尔代数表达式的图形化方法。通过将真值表中相邻的1或0用方格表示，可以得到卡诺图。在卡诺图中，相邻的方格表示只有一个变量不同的项，通过对方格进行合并，可以得到最简布尔代数表达式，从而实现电路的最小化设计。
4. 逻辑门
逻辑门是实现逻辑运算的基本元件，包括与门、或门、非门、异或门等。通过逻辑门的组合可以实现各种逻辑功能，从而实现电路的设计。
5. 时序逻辑电路
时序逻辑电路是一种受电路历史状态影响的电路，其输出不仅取决于当前输入信号的状态，还受到电路之前的状态影响。时序逻辑电路的设计需要考虑时序逻辑的特性，包括时钟信号、触发器等。
组合逻辑电路设计的基本原理包括布尔代数、真值表、卡诺图、逻辑门和时序逻辑电路等。通过对这些原理的理解和应用，可以实现电路的设计和优化，从而满足不同的应用需求。
- 19 - 实验五 组合逻辑电路设计
（此项实验为设计性实验）
设计性综合实验要求：
1．根据设计任务要求，从单元电路的设计开始选择设计方案。根据设计要求和已知条件，计算出元件参数，并选择合适的元件，最后画出总电路图。
2．通过安装调试，实现设计中要求的全部功能。
3．写出完整的设计性综合实验报告，包括调试中出现异常现象的分析和讨论。
一、实验目的
1. 掌握组合逻辑电路的设计方法。
2. 能够熟练的、合理的选用集成电路器件。
3．提高电路布局、布线及检查和排除故障的能力。
4．培养书写设计性综合实验报告的能力。
二、设计任务与要求
1．设计一个一位半加器和全加器。
2．设计一个对两个两位无符号的二进制数M、N比较大小的电路（只要求设计出M>N的电路）。
3．对所设计电路进行连接、验证，并写出结果。
三、实验原理及参考电路
组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。组合逻辑电路设计的一般步骤如图5-1所示。
图5－1 组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后用实验来验证设计的正确性。
- 20 - 1.组合逻辑电路的设计过程
用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：
a.根据题意列出真值表如表5-1所示，再填入卡诺图表5-2中。
b.由卡诺图得出逻辑表达式，并简化成“与非”的形式
Y＝ABC＋BCD＋ACD＋ABD＝)′)′()′()′()′((ABCACDBCDABC
c.根据逻辑表达式画出用“与非门”构成的逻辑电路如图5-2所示。
数字逻辑与电路实验
学号：123012010080 姓名：黄武松 Email：1053756676@ 2年 月 日
1 实验四 组合逻辑电路研究（设计性实验）
一、实验目的
1．掌握用SSI器件实现组合逻辑电路的方法。
2．熟悉各种MSI组合逻辑器件的工作原理和引脚功能。
3．掌握用MSI组合逻辑器件实现组合逻辑电路的方法。
4．进一步熟悉测试环境的构建和组合逻辑电路的测试方法。
二、实验所用仪器设备
1．Multisim10中的虚拟仪器
2．Quartus II中的功能仿真工具
3．GW48-EDA实验开发系统
三、实验说明
1. 组合逻辑电路的设计一般可按以下步骤进行
（1）逻辑抽象：将文字描述的逻辑命题转换成真值表。
（2）选择器件类型：根据命题的要求和器件的功能决定采用哪种器件。
（3）根据真值表和所选用的逻辑器件写出相应的逻辑表达式：当采用SSI集成门电路设计时，为了使电路最简，应将逻辑表达式化简，并变换成与门电路相对应的最简式；当采用MSI组合逻辑器件设计时，则不用化简，只需将由最小项构成的函数式变换成MSI器件所需要的函数形式。
（4）根据化简或变换后的逻辑表达式及选用的逻辑器件画出逻辑电路图。
2. 常见的SSI和MSI的型号
（1）常见的SSI：四2输入异或门74LS86，四2输入与非门74LS00，六非门74LS04，二4输入与非门74LS20，四2输入或非门74LS02，四2输入与门74LS08等。
（2）常见的MSI：二2-4译码器74LS139，3-8译码74LS138，4-16译码器74LS154，8-3线优先编码器74LS148，七段字符译码器74LS248，四数字逻辑与电路实验
学号：123012010080 姓名：黄武松 Email：1053756676@ 2年 月 日
2 位全加器74LS283，四2选1数据选择器74LS157，双4选1数据选择器74LS153，8选1数据选择器74LS151，16选1数据选择器74LS150等。
