当前位置：文档之家 › 数字逻辑重点(文字版)2018.11.2

数字逻辑重点(文字版)2018.11.2

  • 格式：docx
  • 大小：61.14 KB
  • 文档页数：5

数字电子技术基础各章重点

第一、二章 逻辑代数基础知识要点

各种进制间的转换，逻辑函数的化简。

一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码 .8421码

1.2、几种常用的数制

十进制、二进制、八进制、十六进制

1.3、不同数制间的转换

其中要注意小数部分的转换.

十进制转二进制：整数部分除以2，从下往上读；小数部分乘以2，从上往下读

1.4、反码：正数的反码与原码相同

负数的反码是原码数值位逐位取反

补码：正数的补码与原码相同

负数的补码是负数的反码 +1

1.5、十进制代码

二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非

三、逻辑代数的基本公式和常用公式、基本规则

逻辑代数的基本公式

逻辑代数常用公式：

吸收律：AABA

消去律：BABAA ABAAB

多余项定律：CAABBCCAAB

反演定律：BAAB BABA

BAABBABA

基本规则：反演规则和对偶规则

四、逻辑函数的三种表示方法及其互相转换

逻辑函数的三种表示方法为：真值表、函数式、逻辑图

会从这三种中任一种推出其它二种 五、逻辑函数的最小项表示法：最小项的性质

最小项的个数：n变量的最小项应有2的n次幂个。

六、逻辑函数的化简：要求按步骤解答

1、 利用公式法对逻辑函数进行化简

2、 利用卡诺图对逻辑函数化简

第四章 组合逻辑电路知识要点

组合逻辑电路的分析、设计，利用集成芯片实现逻辑函数。（74138,74151等）

一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关

二、 组合逻辑电路的分析方法（按步骤解题）

逻辑功能真值表化简写出逻辑函数式逻辑图

三、 若干常用组合逻辑电路

译码器（74LS138）

全加器（真值表分析）

数据选择器（74151和74153）

四、 组合逻辑电路设计方法（按步骤解题）

1、 用门电路设计

2、 用译码器、数据选择器实现

第五章 触发器知识要点

5.1、触发器：能够存储1位二进制信号的基本单位电路。

触发方式：电平触发、脉冲触发和边沿触发。

5.2、SR锁存器（有由或非门组成的，有由与非门组成的）结构:详见p216 特性表:详见p217

或非成SR，S和R都置0，保持原有状态；S为1，R为0，次态置1；S为0，R为1，次态置0；S和R都置1，次态都置0（但这是不允许的，不确定的）约束条件为S和R逻辑与为0.

与非成SR，S＇和R＇都置1，保持原有状态；S＇为0，R＇为1，次态置1；S＇为1，R＇为0，次态置0；S＇和R＇都置0，次态都置1（但这是不允许的，不确定的）约束条件为S＇和R＇可兼或为1.

5.3、电平触发（同步SR触发器）

触发信号为时钟信号，与两个与非门组成输入控制电路，和SR锁存器构成电平触发器。

掌握特性表P220，电平触发结构P220 带异步置位、复位置的电平触发结构P221

掌握其触发的动作特点P221

电平触发D触发器：结构P222，特性表P222

5.4脉冲触发（主从SR触发器）P224 特性表p225 遵守的约束条件：S和R逻辑与为0

主从JK触发器 结构P226 特性表P227

脉冲触发方式的动作特点P228

5.5边沿触发

两电平触发D触发器 结构P231 特性表P232

JK边沿触发器 特性表P235

维持阻塞触发器（了解）、门电路传输延延迟时间的边沿触发器（了解）

5.6触发器的逻辑功能

SR触发器、JK触发器、T触发器、D触发器各自的特性方程、特性表

一、各类触发器框图、功能表和特性方程

RS： nnQRSQ1

SR=0

JK： nnnQKQJQ1

D： DQn1

T： nnnQTQTQ1

T'： nnQQ1 二、 各类触发器动作特点及波形图画法

基本RS触发器：SD、RD每一变化对输出均产生影响

时钟控制RS触发器：在CP高电平期间R、S变化对输出有影响

主从JK触发器：在CP=1期间，主触发器状态随R、S变化。CP下降沿，从触发器按主触发器状态翻转。在CP=1期间，JK状态应保持不变，否则会产生一次状态变化。

T'触发器：Q是CP的二分频

边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。

三、触发器转换

D触发器和JK触发器转换成T和T’触发器

第六章 时序逻辑电路知识要点

6.1、了解时序逻辑电路的概念，驱动方程、状态方程、输出方程。了解米利型和穆尔型。

6.2、时序逻辑电路分析方法P262~P269(状态机流程图相对不重要)

6.3、寄存器和移位寄存器（了解）

计数器（重点）十六进制（74161）、十进制（74160）、十六进制加/减计数器（74LS139）

掌握以上各种计数器的功能表、熟悉电路状态转换表

任意进制计数器的构成方法（考虑M

掌握置零法（复位法）和置数法（置位法）两种，详见P299~P302

一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。

时序逻辑电路由组合逻辑电路和存储电路组成。

二、同步时序逻辑电路的分析方法（按步骤解题）

逻辑图→写出驱动方程→写出状态方程→写出输出方程→写出状态转换表画出状态转换图

说明逻辑功能，判断自启动。 （详见例5-1）

三、典型时序逻辑电路

1. 移位寄存器及移位寄存器型计数器。

2. 用T触发器构成二进制加法计数器构成方法。 T0=1

T1=Q0

···

Ti=Qi-1 Qi-2 ···Q1 Q0

3. 集成计数器框图及功能表的理解

4位同步二进制计数器74LS161：异步清0（低电平），同步置数，CP上升沿计数，功能表

4位同步十进制计数器74LS160：同74LS161

同步十六进制加/减计数器74LS191：无清0端，只有异步预置端，功能表

双时钟同步十六进制加减计数器74LS193：有二个时钟CPU，CPD，异步置0（H），异步预置（L）

四、 时序逻辑电路的设计 （按步骤解题）

1．用触发器组成同步计数器的设计方法及设计步骤（例5-3）

逻辑抽象→状态转换图→画出次态 以及各输出的卡诺图→利用卡诺图求状态方程和驱动方程、输出方程→检查自启动（如不能自启动则应修改逻辑）→画逻辑图

2． 用集成计数器组成任意进制计数器的方法

反馈置0法：如果集成计数器有清零端，则可控制清零端来改变计数长度。如果是异步清零端，则N进制计数器可用第N个状态译码产生控制信号控制清零端，如果是同步清零，则用第N-1个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。

反馈置数法：控制预置端来改变计数长度。

如果异步预置，则用第N个状态译码产生控制信号

如果同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。

两片间进位信号产生：有串行进位和并行进位二种方法

合集下载

数字逻辑易错点word版本

数字逻辑易错点word版本

数字逻辑易错点 精品文档

收集于网络，如有侵权请联系管理员删除 数字逻辑易错点

基础

1、卡诺图化简注意四个角。

2、卡诺图的最高位在左侧！！（P16）

3、卡诺图得到和之积形式的化简函数，注意：

（1）圈零；（2）卡诺图表头中取0的变量写成原变量，取1的写成反变量。

4、特定给逻辑电路实现函数，使用笔记的转化。

5、卡诺图运算：

（1）包含0重心不包含1重心的质蕴涵，表达式为反变量；

（2）包含1重心不包含0重心的质蕴涵，表达式为原变量；、

（3）都不包含的，原、反变量均有。

应用：目标函数要求原变量，“与非”“或非”形式表达（P25）。化简需要交换律。

6、阻塞法：卡诺图与运算（P24，P28）。

7、现实不可能出现的情况（无效状态、无关项、约束项、禁止项），用任意项d表示。

8、约束方程（P27）。

9、异或函数：棋盘格；理解记忆：0号方格总是为0。

10、变量合并后的异或函数：

（1）由方格0的值确定异或、同或；

（2）对称消除变量。

（3）类似棋盘格（异或同或、合并，阻塞法）难以将卡诺圈画大。 精品文档

收集于网络，如有侵权请联系管理员删除 11、多输出函数的化简：公共质蕴涵，表格法。

12、影射变量卡诺图

（1）低位变量或出现最少的变量，；

（2）画出函数的真值表；

（3）画出影射变量卡诺图。

组合电路分析

13、半加器

14、全加器

15、译码器BIN/OCT

16、数据选择器MUX

17、优先编码器HPRI/BIN（内部逻辑的非）

（1）nYx表示选通输出端：表示电路选通又有某个输入发生；

（2）可以通过扩展输出端和控制端来扩展编码范围：前一级的扩展输出端nEx连到后一级的选通输入端。

组合电路设计

18、组合逻辑电路的设计方法

（1）列出真值表（注：对不确定输入或任意态做出正确的处理，置为d或0）

（2）卡诺图化简（注：注意输入端是否允许出现反变量，和对于门电路的限制，多输出等）在做出卡诺图之前最好先看一看输出和输入有什么关系，有时候 精品文档

数字逻辑知识点总结复习进程

数字逻辑知识点总结复习进程

精品文档

精品文档 ch1.

1、三极管的截止条件是VBE＜0.5V，截止的特点是Ib=Ic≈0；饱和条件是

Ib≥（EC-Vces）/（β·RC），饱和的特点是VBE≈0.7V，VCE=VCES≤0.3V。

2、逻辑常量运算公式

3、逻辑变量、常量运算公式

4、 逻辑代数的基本定律

根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。

①互非定律: A+A = l，A • A = 0 ；1AA，0•AA；

②重叠定律（同一定律）：A• A=A， A+A=A；

③反演定律(摩根定律）：A• B=A+B9 A+B=A • B BABA•，BABA•；

④还原定律: AA

ch2.

1、三种基本逻辑是与、或、非。

2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。 精品文档

精品文档 ch3.

1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。

2、编码器：实现编码的数字电路

3、译码器：实现译码的逻辑电路

4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。

5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。

6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。

7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。

8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。

9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。

10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。

11、公式简化时常用的的基本公式和常用公式有（要记住）：

1）CABABCA

2）BAAB BABA (德.摩根定律）

3）BABAA

第一章 数字逻辑基础_数字逻辑与系统

第一章 数字逻辑基础_数字逻辑与系统

第一章数字逻辑基础

教学基本要求：

掌握常用的数制二进制、十进制、十六进制的相互转换；

掌握二进制数的原码、反码及补码的表示方法；

掌握常用的编码及它们与二进制数间的相互转换；

掌握逻辑代数的基本定律与规则；

掌握逻辑函数的表示方法及各种表示方法之间的相互转换；

掌握代数法和卡诺图法化简逻辑函数。

重点：

常用的数制与编码；

逻辑代数基础；

逻辑命题的描述。

电子电路的信号主要有两类：

一类是在时间上和幅值上都连续的信号称为模拟信号，处理模拟信号的电路称为模拟电路。正弦信号是典型的模拟信号，如图1-1所示。

另 一类是时间上和幅值上都离散的信号称为数字信号，处理数字信号的电路称为数字电路。脉冲信号是典型的数字信号，如图1-22所示。

数字电路的特点：  工作信号是不连续的数字信号，所以电路中的半导体器件工作在开关状态，即稳定于饱和区或截止区，放大区只是其过度状态；

 数字电路既是开关电路又是逻辑电路，主要研究电路输入和输出间的逻辑关系。分析工具和方法与模拟电路完全不同，具有独立的基础理论；

 逻辑代数是分析逻辑电路的数学工具。

学习指导：

在本知识点学习中由最熟悉的十进制数入手，寻找各种计数体制的规律，特别要注意理解权的概念，熟练掌握任意进制数按权展开式。

在数字系统中采用二进制。因为二进制数的基数为2，只有0和1两个数码，其不仅运算简单，电路实现也容易，还可以利用逻辑代数；但表示同一数值的数比十进制需更多的位数，因此数字系统中又常用八进制和十六进制数。十、二、八、十六进制数的后缀分别为D、B、Q、H。对十进制数常可省略下标或后缀。

十进制数特点：

1. 有一个确定的基数10，且逢10进一；

2. 有10个有序的数字符号有0--9和一个小数点，数码Ki从0～9；

3. 每一个数位均有固定的含意称权10i，不同数位其权10i不同；

（完整版）数字逻辑复习提纲

（完整版）数字逻辑复习提纲

（完整版）数字逻辑复习提纲

数字逻辑基础复习提纲

⒈数制与码制

数字系统中常⽤的数制及其互换、符号数表⽰、数字与字符编码。2. 逻辑代数基础

逻辑代数的基本定理及规则，⽤逻辑代数及卡诺图化简逻辑函数的⽅法与技巧。3. 组合逻辑电路

门电路符号及外部特性4. 同步时序电路

同步时序电路的特点，触发器及其互换，Mealy 型和Moore型的状态图与状态表，同步时序电路分析与设计的⽅法。5. 异步时序电路

异步时序电路的特点与模型，脉冲异步时序电路分析与设计的⽅法。电平异步时序电路分析与设计的⽅法。6. 中、⼤规模集成电路及其应⽤

加法器、译码器、编码器、多路选择器、多路分配器、计数器和寄存器等常⽤集成电路的符号、功能表及使⽤⽅法及综合应⽤。

⼀、课程的教学基本要求1．数制与码制

要求学⽣熟悉常⽤的⼏种进位计数制（2，8，10，16进制），以及这⼏种数制的相互转换。数字系统数值数据的表⽰，重点是符号整数的定点数（原码、反码及补码）表⽰。数字和字符的编码。2．逻辑代数基础

要求学⽣熟悉并掌握逻辑代数基本定理及规则，标准积之和表达式与最⼩项，标准和之积表达式与最⼤项。熟悉并能应⽤逻辑代数和卡诺图分析和化简逻辑表达式。3．组合逻辑电路分析与设计

要求学⽣熟悉并掌握组合逻辑电路的分析和设计的⽅法；单输出与多输出组合逻辑电路设计⽅法的异同；组合逻辑险象的判断与消除。要求做门电路及组合逻辑电路实验。4．同步时序电路分析与设计

要求学⽣熟悉并掌握同步时序逻辑电路的分析和设计的⽅法；Mealy型与 Moore型时序电路的状态图与状态表；常⽤的⼏种触发器及其互换。要求做触发器及同步时序逻辑电路实验。5．异步时序逻辑电路分析与设计

要求学⽣熟悉并掌握脉冲异步时序逻辑电路与点平异步时序电路的分析和设计的⽅法；电平异步时序电路的竞争与险象。要求做异步时序逻辑电路实验。6．中规模集成电路应⽤

要求学⽣熟悉并掌握常⽤的⼏种中规模集成电路；能够⽤它们设计组和逻辑电路和时序电路，并具有综合设计的能⼒。要求做常⽤中规模集成电路及其应⽤逻辑电路实验。