数字逻辑个性课实验报告
- 格式：doc
- 大小：1.77 MB
- 文档页数：42
下载文档原格式
合集下载
数字逻辑设计实验报告
一、实验目的1. 理解和掌握数字逻辑设计的基本原理和方法。
2. 熟悉数字电路的基本门电路和组合逻辑电路。
3. 培养动手能力和实验技能，提高逻辑思维和解决问题的能力。
4. 熟悉数字电路实验设备和仪器。
二、实验原理数字逻辑设计是计算机科学与技术、电子工程等领域的基础课程。
本实验旨在通过实际操作，让学生掌握数字逻辑设计的基本原理和方法，熟悉数字电路的基本门电路和组合逻辑电路。
数字逻辑电路主要由逻辑门组成，逻辑门是数字电路的基本单元。
常见的逻辑门有与门、或门、非门、异或门等。
根据逻辑门的功能，可以将数字电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的输出只与当前输入有关，而时序逻辑电路的输出不仅与当前输入有关，还与之前的输入有关。
三、实验内容1. 逻辑门实验（1）实验目的：熟悉逻辑门的功能和特性，掌握逻辑门的测试方法。
（2）实验步骤：① 将实验箱中的逻辑门连接到测试板上。
② 根据实验要求，将输入端分别连接高电平（+5V）和低电平（0V）。
③ 观察输出端的变化，记录实验数据。
④ 分析实验结果，验证逻辑门的功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，熟悉常用组合逻辑电路。
（2）实验步骤：① 根据实验要求，设计组合逻辑电路。
② 将电路连接到实验箱中。
③ 根据输入端的不同组合，观察输出端的变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，熟悉常用时序逻辑电路。
（2）实验步骤：① 根据实验要求，设计时序逻辑电路。
② 将电路连接到实验箱中。
③ 观察电路的输出变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
四、实验结果与分析1. 逻辑门实验结果：通过实验，验证了逻辑门的功能和特性，掌握了逻辑门的测试方法。
2. 组合逻辑电路实验结果：通过实验，掌握了组合逻辑电路的设计方法，熟悉了常用组合逻辑电路。
3. 时序逻辑电路实验结果：通过实验，掌握了时序逻辑电路的设计方法，熟悉了常用时序逻辑电路。
数字逻辑实验报告
数字逻辑实验报告一、引言数字逻辑实验是电子信息类专业的一门重要实践课程。
本实验报告旨在记录和总结我在数字逻辑实验中的学习和实践经验，分享我对数字逻辑的理解和应用。
二、实验概述本次数字逻辑实验的主题是设计一个简单的加法器电路。
实验目的是通过实践操作和设计，加深对数字逻辑电路的理解，并掌握逻辑门的使用和联接方式。
三、实验步骤1. 学习并熟悉逻辑门的基本原理和真值表。
2. 根据加法器的要求，确定所需的逻辑门类型和数量。
3. 使用逻辑门芯片进行电路设计和布线。
4. 连接电路连接线，确保电路的正常工作。
5. 使用示波器验证电路的正确性。
6. 总结实验过程中的问题和解决方法。
四、实验结果经过设计和调试，成功实现了一个4位全加器电路。
通过输入不同的二进制数值，成功实现了两个四位数的相加运算，并正确输出结果。
实验结果表明，逻辑门的正确使用和连接方式能够实现复杂的算术运算。
五、实验心得数字逻辑实验是一门非常实用的实践课程。
通过本次实验，我深刻理解了数字逻辑的基本原理和应用方法。
实验中，我了解了逻辑门的分类和功能，并学会了逐级联接逻辑芯片的技巧。
同时，实验还培养了我解决问题的能力和动手操作的实践技能。
在实验过程中，我遇到了一些问题，如逻辑门连接不正确、芯片损坏等。
但通过仔细检查和重新设计，最终找到了解决问题的方法。
这使得我更加珍惜实验中出现的错误和挑战，因为它们实际上是对我们思维和创造力的锻炼和考验。
通过本次实验，我还意识到数字逻辑的应用范围非常广泛。
数字逻辑不仅仅应用于电子电路中，还可以用于计算机设计、数字通信、自动控制等领域。
数字逻辑的深入学习对我们今后的专业发展非常重要。
总之，数字逻辑实验是一门非常有意义和实践性的课程。
通过实验，我不仅加深了对数字逻辑的理解，还培养了动手操作和解决问题的能力。
我相信通过持续的实践和学习，我将进一步提高数字逻辑的应用水平，为未来的专业发展打下坚实基础。
六、结语通过本次数字逻辑实验的学习和实践，我对数字逻辑有了更深的了解和认识。
上海大学数字逻辑实验报告
2、原理：
用逻辑代数的公理、定理、规则转换成最小项的方法进行变换，形成与非门的组合。A?b??A?b??Ab
3、实验步骤：
1）写出与非门构成或门的表达式。
2）按照表达式连接74Ls00的引脚。
3）拨动开关和观察二极管的变化，记录数据。
4、实验数据：
5、实验现象：
在或门中，只要一个输入为1，输出值就为1，绿灯亮；当两个输入均为0时，则输出值为0，红灯亮。
6、体会：
通过亲手操作与非门逻辑测试的实验，初步体会到了数字逻辑电路的基本链接和测试方法。从实验中，我感受到了自己的不足，犯了几个错误，比如说忘了连接电源
和接地。通过这次实验，加深了我对与非门的认识，很有收获。
二、用与非门构建或门实验
1、实验目的：
用与或门的逻辑电路构建或门的逻辑电路并且测试其功能。
6、体会
用与非门的逻辑电路构建或门的逻辑电路，其本质上来说就是三个与非门的叠加。在做实验之前，我并没有想到这点，因为这其中包括了A和A的与非以及b和b的与非。这无疑给我开阔了思路，对我以后实现其他的逻辑电路很有帮助。
三、mAxpLus操作初步实验
1、实验目的:
1)熟悉mAxp实验报告1
上海大学计算机学院
《数字逻辑实验》报告1
姓名xxx学号xxx教师xxx
时间xxx地点xxx机位xx
一、与非门74Ls00的逻辑功能测试实验
1、实验目的：
1）测试与非门74Ls00芯片的逻辑功能；
2）了解测试的方法与原理；
3）根据测试结果完成74Ls00的真值表。
2、原理：
实现基本逻辑运算和常用逻辑(:上海大学数字逻辑实验报告)运算的单元电路通称为逻辑门电路。实现“与非”运算的电子电路称为与非门。
用逻辑代数的公理、定理、规则转换成最小项的方法进行变换，形成与非门的组合。A?b??A?b??Ab
3、实验步骤：
1）写出与非门构成或门的表达式。
2）按照表达式连接74Ls00的引脚。
3）拨动开关和观察二极管的变化，记录数据。
4、实验数据：
5、实验现象：
在或门中，只要一个输入为1，输出值就为1，绿灯亮；当两个输入均为0时，则输出值为0，红灯亮。
6、体会：
通过亲手操作与非门逻辑测试的实验，初步体会到了数字逻辑电路的基本链接和测试方法。从实验中，我感受到了自己的不足，犯了几个错误，比如说忘了连接电源
和接地。通过这次实验，加深了我对与非门的认识，很有收获。
二、用与非门构建或门实验
1、实验目的：
用与或门的逻辑电路构建或门的逻辑电路并且测试其功能。
6、体会
用与非门的逻辑电路构建或门的逻辑电路，其本质上来说就是三个与非门的叠加。在做实验之前，我并没有想到这点，因为这其中包括了A和A的与非以及b和b的与非。这无疑给我开阔了思路，对我以后实现其他的逻辑电路很有帮助。
三、mAxpLus操作初步实验
1、实验目的:
1)熟悉mAxp实验报告1
上海大学计算机学院
《数字逻辑实验》报告1
姓名xxx学号xxx教师xxx
时间xxx地点xxx机位xx
一、与非门74Ls00的逻辑功能测试实验
1、实验目的：
1）测试与非门74Ls00芯片的逻辑功能；
2）了解测试的方法与原理；
3）根据测试结果完成74Ls00的真值表。
2、原理：
实现基本逻辑运算和常用逻辑(:上海大学数字逻辑实验报告)运算的单元电路通称为逻辑门电路。实现“与非”运算的电子电路称为与非门。
数字逻辑第一次实验报告-模板n
数字逻辑实验报告（1）姓名：学号：班级：CS指导教师：计算机科学与技术学院2018年5 月22 日数字逻辑实验报告系列二进制加法器设计预习报告一、系列二进制加法器设计1、实验名称系列二进制加法器设计。
2、实验目的要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。
通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。
3、实验所用设备Logisim2.7.1软件一套。
4、实验内容对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体内容如下。
（1）一位二进制半加器设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。
输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。
（2）一位二进制全加器设计一个一位二进制全加器，电路有三个输入A、B和Ci ，两个输出S和Co。
输入A、B和Ci 分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。
（3）串行进位的四位二进制并行加法器用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S和C 4。
输入A= A3A2A1A、B= B3B2B1B和C分别为被加数、加数和来自低位的进位，输出S= S3S2S1S和Co为本位和和向高位的进位。
（4）先行进位的四位二进制并行加法器利用超前进位的思想设计一个先行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S和C4。
输入A= A3A2A1A、B= B3B2B1B和C分别为被加数、加数和来自低位的进位，输出S= S3S2S1S和Co为本位和和向高位的进位。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。
本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。
实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。
通过对二进制数的逐位相加，我们可以得到正确的结果。
首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。
最后，将得到的结果输出。
实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。
数字比较器可以比较两个数字的大小，并输出比较结果。
通过使用数字比较器，我们可以实现各种判断和选择的功能。
比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。
实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。
通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。
比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。
实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。
时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。
比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。
实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。
状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。
状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。
实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。
通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。
数字逻辑实验报告
数字逻辑实验报告数字逻辑是一门关于数字电路与计算机硬件的专业学科，数学与电子学是数字逻辑的主要支撑学科。
数字逻辑实验则是数字逻辑课程中重要的一环，通过数字逻辑实验，学生们可以更加直观地了解数字电路的原理与构造，掌握数字逻辑设计和模拟的基本方法和技能。
在这次数字逻辑实验中，我们使用了FPGA平台和Verilog HDL编程语言进行数字电路的设计和模拟。
在实验中，我们以设计一个给定数码在七段显示器上输出的电路为例，具体实现方法如下。
首先，我们需要了解七段显示器的原理。
七段显示器是一种基于数码管工作原理的显示设备，它由七个LED元件（排列成了基本的数字“8”形状）和数码控制器组成。
每个LED元件可以显示数字“0”到“9”以及一些字母和特殊符号。
某个数字或字母在七段数码管上的显示是由对应的七段LED元件亮灭状态的组合来实现的。
接着，我们需要确定给定数字在七段显示器上显示的亮灭状态的对应表。
例如，数字“0”的亮灭状态可以表示为1111110，其中1表示亮，0表示灭。
通过查找资料或自行设计，我们可以获得数字0到9的显示亮灭状态的对应表。
然后，我们需要根据数字的输入和输出设计电路。
电路的输入是一个N位二进制数码，输出是控制七段数码管显示的亮灭状态。
我们可以使用Verilog HDL语言描述电路的模块，如下所示：```module seven_segment_display(input [N-1:0] num, output [6:0] seg);assign seg = {~num[3], num[2], num[1], ~(num[0] & num[2]), num[0] & num[1], ~(num[0] | num[1]), num[0] ^ num[1] ^ num[2]};endmodule```在这个Verilog HDL模块中，我们使用assign关键字将七段数码管的亮灭状态seg与输入num进行绑定。
数字逻辑实验报告1
姓名 xxx 学号 xxxxxxxx 教师 xxx时间 xxx 地点xxx楼xxx机房机位一．与非门逻辑功能测试实验1.实验目的1)熟悉TTL中、小规模集成电路的外形、管脚和使用方法。
2)了解和掌握基本逻辑门电路的输入与输出之间的逻辑关系及使用规则。
3)测试与非门74LS00芯片的逻辑功能。
4)根据测试结果完成74LS00的真值表1-4。
2.原理实现基本逻辑运算和常用逻辑运算的单元电路通称为逻辑门电路。
实现“与非”运算的电子电路称为与非门。
根据制造工艺不同，逻辑门电路有两大类，一类是以晶体三极管为主要元件的双极型逻辑门电路，另一类是MOS场效应管为主要元件的MOSx型逻辑门电路。
根据门电路输出端结构不同，又分为基本输出门电路、开路输出门电路、三台门电路。
门电路用高电平表示逻辑值“1”，低电平表示逻辑值“0”。
只有相同类型的门电路，其电平才相匹配。
参照74LS00芯片的引脚，将引脚1、2（A、B）分别连接到任意一个小开关插孔上，引脚3（F）连接到任意一个发光二极管电平指示灯插孔，引脚7连接接地插孔，引脚14连接+5V电源插孔，这样就构成了一个与非门电路。
拨动开关（开关拨向下方为0，拨向上方为1）组合A、B的值，观察F（上方的发光二极管指示0，下方的发光二极管指示1）的结果。
3.实验步骤1)将74LS00的输入引脚连接到任一开关，输出连接到任一对发光二极管。
引脚7连接“接地插孔”；引脚14连接+5V电源插孔。
2)拨动开关，观察二极管的变化，填表1-4。
4.实验数据5.实验现象在与非门中，只有当A和B的输入都为1时，输出才为0。
由于上方的灯亮说明输出为0，下方的灯亮说明是1，所以只有在A和B的输入都为1时（即开关打在上方时），上方的等才会亮，其余时候都是下方的灯亮。
6.体会通过学习、操作与非门逻辑功能测试实验，我初步体会到了数字逻辑电路的基本连接和测试方法，对测试了与非门的逻辑功能,且此元件工作正常。
文华学院数字逻辑课程设计实验报告
文华学院数字逻辑课程设计实验报告标题：文华学院数字逻辑课程设计实验报告摘要：本实验报告旨在介绍文华学院数字逻辑课程设计实验的过程和结果。
实验旨在帮助学生理解数字逻辑的基本概念和应用，并培养他们的实践能力。
在实验中，我们使用了适当的实验设备和软件工具来完成实验任务。
通过实验，我们深入了解了数字逻辑的原理和实际应用。
本报告将重点介绍实验的目的、实验步骤、实验结果和结论。
1.实验目的本实验的目的是使学生掌握数字逻辑的基本概念和原理，培养学生的实践能力，提高他们的问题解决能力。
通过实验，学生将学会使用数字逻辑电路设计和验证的基本方法和技巧。
2.实验步骤本实验包括以下步骤：（1）理解实验要求和设计要求；（2）根据设计要求，设计数字逻辑电路；（3）使用适当的实验设备和软件工具，搭建数字逻辑电路；（4）验证电路的功能和正确性；（5）记录实验过程和结果。
3.实验结果在本实验中，我们成功设计并实现了一个简单的数字逻辑电路。
通过验证，我们证明了电路的功能和正确性。
实验结果表明，我们的设计满足了实验要求，并且电路运行稳定可靠。
4.结论通过本次实验，我们深入了解了数字逻辑的基本概念和原理，并学会了使用数字逻辑电路设计和验证的方法。
实验结果表明，我们的设计满足了实验要求，并且电路运行良好。
通过实验，我们不仅提高了实践能力，还增强了问题解决能力和团队合作意识。
总结：本实验报告介绍了文华学院数字逻辑课程设计实验的过程和结果。
通过实验，我们学会了数字逻辑电路设计和验证的方法，并提高了实践能力和问题解决能力。
实验结果表明，我们的设计满足了实验要求，并且电路运行稳定可靠。
这次实验对于我们进一步理解数字逻辑的原理和应用具有重要意义。
数字逻辑个性课实验报告
学生学号32实验成绩学生实验报告书实验课程名称逻辑与计算机设计基础开课学院计算机科学与技术学院指导教师肖敏学生姓名付天纯学生专业班级物联网14032015 -- 2016 学年第一学期译码器的设计与实现【实验要求】：（1）理解译码器的工作原理，设计并实现n-2n译码器，要求能够正确地根据输入信号译码成输出信号。
（2）要现2-4译码器、3-8译码器、4-16译码器、8-28译码器、16-216译码器、32-232译码器。
【实验目的】（1）掌握译码器的工作原理；（2）掌握n-2n译码器的实现。
【实验环境】◆Basys3 FPGA开发板，69套。
◆Vivado2014 集成开发环境。
◆Verilog编程语言。
【实验步骤】一·功能描述输入由五个拨码开关控制，利用led灯输出32种显示二·真值表三·电路图和表达式四·源代码module decoder_5(input [4:0] a,output [15:0] d0);reg [15:0] d0;reg [15:0] d1;always (a)begincase(a)5'b00000 :{d1,d0}=32'b1000_0000_0000_0000_0000_0000_0000_0000;5'b00001 :{d1,d0}=32'b0100_0000_0000_0000_0000_0000_0000_0000;5'b00010 :{d1,d0}=32'b0010_0000_0000_0000_0000_0000_0000_0000;5'b00011 :{d1,d0}=32'b0001_0000_0000_0000_0000_0000_0000_0000;5'b00100 :{d1,d0}=32'b0000_1000_0000_0000_0000_0000_0000_0000;5'b00101 :{d1,d0}=32'b0000_0100_0000_0000_0000_0000_0000_0000;5'b00110 :{d1,d0}=32'b0000_0010_0000_0000_0000_0000_0000_0000;5'b00111 :{d1,d0}=32'b0000_0001_0000_0000_0000_0000_0000_0000;5'b01000 :{d1,d0}=32'b0000_0000_1000_0000_0000_0000_0000_0000;5'b01001 :{d1,d0}=32'b0000_0000_0100_0000_0000_0000_0000_0000;5'b01010 :{d1,d0}=32'b0000_0000_0010_0000_0000_0000_0000_0000;5'b01011 :{d1,d0}=32'b0000_0000_0001_0000_0000_0000_0000_0000;5'b01100 :{d1,d0}=32'b0000_0000_0000_1000_0000_0000_0000_0000;5'b01101 :{d1,d0}=32'b0000_0000_0000_0100_0000_0000_0000_0000;5'b01110 :{d1,d0}=32'b0000_0000_0000_0010_0000_0000_0000_0000;5'b01111 :{d1,d0}=32'b0000_0000_0000_0001_0000_0000_0000_0000;5'b10000 :{d1,d0}=32'b0000_0000_0000_0000_1000_0000_0000_0000;5'b10001 :{d1,d0}=32'b0000_0000_0000_0000_0100_0000_0000_0000;5'b10010 :{d1,d0}=32'b0000_0000_0000_0000_0010_0000_0000_0000;5'b10011 :{d1,d0}=32'b0000_0000_0000_0000_0001_0000_0000_0000;5'b10100 :{d1,d0}=32'b0000_0000_0000_0000_0000_1000_0000_0000;5'b10101 :{d1,d0}=32'b0000_0000_0000_0000_0000_0100_0000_0000;5'b10110 :{d1,d0}=32'b0000_0000_0000_0000_0000_0010_0000_0000;5'b10111 :{d1,d0}=32'b0000_0000_0000_0000_0000_0001_0000_0000;5'b11000 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_1000_0000;5'b11001 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0100_0000;5'b11010 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0010_0000;5'b11011 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0001_0000;5'b11100 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0000_1000;5'b11101 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0000_0100;5'b11110 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0000_0010;5'b11111 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0000_0001;default {d1,d0}=32'bxxxx_xxxx_xxxx_xxxx_xxxx_xxxx_xxxx_xxxx;endcaseendendmodule五·测试用例映射：d0[0]:U16... ...d0[15]:LD15从左向右映射低位数段输入：1111输出：v16亮学生学号32实验成绩学生实验报告书实验课程名称逻辑与计算机设计基础开课学院计算机科学与技术学院指导教师肖敏学生姓名付天纯学生专业班级物联网14032015 -- 2016 学年第一学期数据选择器的设计与实现【实验要求】：（1）理解数据选择器的工作原理，设计并实现2n选1的数据选择器，要求能够正确地根据输入的控制信号选择合适的输出。
数字逻辑实验报告
数字逻辑实验报告肇庆学院计算机学院软件学院数字逻辑实验报告专业班级学号学生姓名指导教师连晋平完成时间目录实验一基本门电路实验 (1)1．1预习内容 (1)1．2目的要求 (1)1．3实验仪器及材料 (1)1．4实验内容 (1)1．5实验体会及问题解答 (3)实验二组合逻辑电路实验 (3)2．1预习内容 (3)2．2目的要求 (4)2．3实验仪器及材料 (4)2．4实验内容 (4)2．5实验体会及问题解答 (5)实验三基本RS触发器和D触发器 (5) 3．1预习内容 (5)3．2目的要求 (5)3．3实验仪器及材料 (5)3．4实验内容 (6)3．5实验体会及问题解答 (6)实验四计数器及其应用 (7)4．1预习内容 (7)4．2目的要求 (7)4．3实验仪器及材料 (7)4．4实验内容 (7)4．5实验体会及问题解答 (9)实验一基本门电路实验1．1预习内容1．复习门电路工作原理及相应逻辑表达式2．熟悉所用集成电路的引线位置及各引线用途1．2目的要求1．熟悉门电路逻辑功能2．熟悉数字电路教学实验系统板1．3实验仪器及材料1．数字电路教学实验系统板2．器件74LS00 二输入端四与非门 1 片74LS32 二输入端四或门 1 片74LS86 二输入端四异或门 1 片3．导线若干1．4实验内容实验前按数字电路教学实验系统板使用说明先检查实验系统板电源是否正常。
然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
1．测试或门电路的逻辑功能（１）．选用二输入端四或门74LS32一只，插入面包板，按图1.1接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。
（２）．将电平开关按表1.1置位，分别测出电压及逻辑状态。
（3）．将表中结果和“或门”的真值表对比，判断是否实现了“或”逻辑功能。
2.异或门逻辑功能测试（1）．选二输入四异或门电路74LS86一只，插入面包板，按图1.2接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。
数字逻辑设计实验报告-实验03
浙江大学城市学院实验报告课程名称数字逻辑设计实验实验项目名称实验三TTL门电路功能测试学生姓名专业班级学号实验成绩指导老师（签名）日期注意：●务请保存好各自的源代码，已备后用。
●完成本实验后,将实验项目文件和实验报告，压缩为rar文件，上传ftp。
如没有个人文件夹，请按学号_姓名格式建立。
ftp://wujzupload:123456@10.66.28.222:2007/upload●文件名为：学号_日期_实验XX，如30801001_20100305_实验01一. 实验目的和要求1、熟悉TTL各种门电路的逻辑功能及测试方法。
2、掌握门电路相互转换方法。
二. 实验内容、原理及实验结果与分析1. 与非门74LS20的功能测试【原理图】【波形图】【测试结果表】表3-12. 与非门74LS00逻辑功能测试【原理图】【波形图】表3-23. 与门74LS08逻辑功能测试【原理图】【波形图】【测试结果表】表3-34、利用74LS00实现“同或电路”，“或电路”，“或非电路”，“异或电路”要写出各种电路的逻辑表达式和真值表，画出逻辑图并在实验箱上加以验证。
1）A⊙B=AB+真值表：逻辑图：验证：2）A+B真值表：逻辑图：验证：3）BA真值表：逻辑图：验证：4）A⊕B真值表：逻辑图：验证：三. 思考题（1）、二输入与非门一个输入端接连续脉冲，另一端是何逻辑状态时允许脉冲通过，是何逻辑状态时禁止脉冲通过?0时允许1时禁止（2）、为什么异或门又称可控反相门?“异或”函数当有奇数个输入变量为真时，输出为真！当输入X＝0，Y＝0 时输出S＝0当输入X＝0，Y＝1 时输出S＝10代表假 1代表真四、讨论、心得记录实验感受、上机过程中遇到的困难及解决办法、遗留的问题、意见和建议等。
慢慢的感觉自己有点儿懂了，，，虽然感觉自己还是错很多。
数字逻辑实验报告
数字逻辑实验报告本次实验旨在通过数字逻辑实验的设计和实现，加深对数字逻辑电路原理的理解，并通过实际操作提高动手能力和解决问题的能力。
在本次实验中，我们将学习数字逻辑实验的基本原理和方法，掌握数字逻辑实验的设计与调试技巧，提高实验操作的熟练程度。
首先，我们进行了数字逻辑实验的准备工作，包括熟悉实验设备和器材的使用方法，了解实验电路的基本原理和设计要求。
在实验过程中，我们按照实验指导书上的要求，逐步完成了数字逻辑实验电路的设计、搭建和调试。
在实验过程中，我们遇到了一些问题，但通过分析问题的原因并进行逐步排除，最终成功完成了实验。
其次，我们进行了数字逻辑实验电路的测试和验证。
通过使用示波器、逻辑分析仪等测试设备，我们对搭建好的数字逻辑电路进行了测试，验证了实验电路的正确性和稳定性。
在测试过程中，我们发现了一些问题，但通过仔细观察和分析，最终找到了解决问题的方法，并取得了满意的测试结果。
最后，我们总结了本次实验的经验和教训。
通过本次实验，我们深刻理解了数字逻辑电路的原理和实现方法，提高了实验操作的技能和水平，增强了动手能力和解决问题的能力。
在今后的学习和工作中，我们将继续努力，不断提高自己的专业能力和实践能力，为将来的发展打下坚实的基础。
通过本次实验，我们对数字逻辑实验有了更深入的了解，对数字逻辑电路的设计和实现有了更加丰富的经验，相信在今后的学习和工作中，我们能够更加熟练地运用数字逻辑知识，为实际工程问题的解决提供有力的支持。
总之，本次实验不仅增强了我们对数字逻辑实验的理解和掌握，也提高了我们的实验操作能力和解决问题的能力。
希望通过今后的学习和实践，我们能够不断提高自己的专业水平，为将来的发展打下坚实的基础。
数字逻辑实验报告3
数字逻辑实验报告3数字逻辑实验报告3引言数字逻辑实验是计算机科学与技术专业的基础课程之一，通过实验来加深对数字逻辑电路的理解和应用。
本次实验报告将详细介绍我在数字逻辑实验3中的实验过程、结果和分析。
实验目的本次实验的主要目的是设计一个4位二进制加法器电路，实现两个4位二进制数的加法运算，并通过七段数码管显示结果。
实验装置本次实验使用的装置包括：数字逻辑实验箱、示波器、数字逻辑门芯片、七段数码管、开关等。
实验步骤1. 首先，根据设计要求，确定所需的逻辑门芯片种类和数量。
本次实验需要使用AND门、OR门、XOR门、全加器等逻辑门芯片。
2. 根据设计要求，绘制电路图。
将四个4位二进制数的输入引脚连接到开关上，并将七段数码管的显示引脚连接到输出引脚上。
3. 根据电路图，搭建实验电路。
将逻辑门芯片按照电路图的连接方式插入实验箱中，并将开关和七段数码管连接到相应的引脚上。
4. 打开电源，观察七段数码管的显示情况。
如果显示正确，则说明电路连接正确。
5. 输入两个4位二进制数，并将开关切换到加法器模式。
观察七段数码管的显示结果。
实验结果与分析经过实验，我们成功设计并实现了一个4位二进制加法器电路。
输入两个4位二进制数，通过逻辑门芯片的计算和运算，将结果显示在七段数码管上。
实验中，我们发现当两个输入数相加时，如果结果超过了4位二进制数的表示范围，则七段数码管会显示错误的结果。
这是因为我们设计的电路只能处理4位二进制数的加法运算，超出范围的结果无法正确显示。
为了解决这个问题，我们可以进一步扩展电路，增加位数，以处理更大范围的加法运算。
另外，我们还可以进一步优化电路，减少逻辑门芯片的使用数量，提高电路的效率和可靠性。
结论通过本次实验，我们深入学习了数字逻辑电路的设计和实现。
通过搭建4位二进制加法器电路，我们成功实现了两个4位二进制数的加法运算，并通过七段数码管显示了结果。
在实验过程中，我们还发现了电路设计的局限性，并提出了进一步改进的建议。
数字逻辑课程实验报告实验3
数字逻辑课程实验报告实验名称：用VHDL语言实现组合逻辑电路（2）实验人姓名学号班级石家庄经济学院信工学院一、实验内容用CASE语句实现全加器的设计二、实验原理1.系统输入输出确定输入：a,b,c 输出：count，sum2.真值表a b c count sum0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 13.VHDL程序源代码（可省略）LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY qjq ISPORT (a,b,c: IN STD_LOGIC;cout,sum: OUT STD_LOGIC);END ENTITY qjq;ARCHITECTURE fh1 OF qjq ISSIGNAL abc:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINabc<=a&b&c;PROCESS(abc)BEGINCASE abc ISWHEN "000" => cout<='0';sum<='0';WHEN "001" => cout<='0';sum<='1';WHEN "010" => cout<='0';sum<='1';WHEN "011" => cout<='1';sum<='0';WHEN "100" => cout<='0';sum<='1';WHEN "101" => cout<='1';sum<='0';WHEN "110" => cout<='1';sum<='0';WHEN "111" => cout<='1';sum<='1';WHEN OTHERS =>NULL;END CASE;END PROCESS;END ARCHITECTURE fh1;三、测试及分析给出仿真波形对实验结果进行分析，与理论结果是否一致经检验，一致。
数字逻辑第一次实验报告-模板n
数字逻辑第一次实验报告-模板n数字逻辑实验报告（1）数字逻辑实验1一、系列二进制加法器设计50% 二、小型实验室门禁系统设计50%总成绩姓名：学号：班级：CS指导教师：计算机科学与技术学院评语：（包含：预习报告内容、实验过程、实验结果及分析）2018年5 月22 日数字逻辑实验报告系列二进制加法器设计预习报告一、系列二进制加法器设计1、实验名称系列二进制加法器设计。
2、实验目的要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。
通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。
3、实验所用设备Logisim2.7.1软件一套。
4、实验内容对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体内容如下。
（1）一位二进制半加器设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。
输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。
（2）一位二进制全加器设计一个一位二进制全加器，电路有三个输入A、B和Ci ，两个输出S和Co。
输入A、B和Ci 分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。
（3）串行进位的四位二进制并行加法器用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S 0和C4。
输入A= A3A2A1A、B= B3B2B1B和C分别为被加数、加数和来自低位的进位，输出S= S3S2S1S和Co为本位和和向高位的进位。
（4）先行进位的四位二进制并行加法器利用超前进位的思想设计一个先行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S和C4。
数字逻辑实验报告 【个人完成版】
3)用7400、7404、7432实现上题的多数表决器。
由：
可以设计电路图如下：
P1
P2
Y
P3Y
思考：如何设计一个2位数值比较器电路？
设计一个二位数值比较器
真值表：
A0
B0
A1
B1
L
G
M
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
0
1
1
掌握了上述的分析方法和设计方法，即可对一般电路进行分析、设计，从而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求的电路。
3）全加器/全减器相对半加器/半减器而言，考虑了进位/借位的情况，因此，输入端分别有三个，An（被加数/被减数），Bn（加数/减数）和Cn-1（低一位的进位/借位）。
1
0
0
1
1
1
1
4）按电路图搭好电路，依次调节三个输入端，观察输出端和借位端，记录下来：
输入序列
输出
借位
000
灭
灭
001
亮
灭
010
亮
灭
011
灭
亮
100
亮
灭
由：
可以设计电路图如下：
P1
P2
Y
P3Y
思考：如何设计一个2位数值比较器电路？
设计一个二位数值比较器
真值表：
A0
B0
A1
B1
L
G
M
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
0
1
1
掌握了上述的分析方法和设计方法，即可对一般电路进行分析、设计，从而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求的电路。
3）全加器/全减器相对半加器/半减器而言，考虑了进位/借位的情况，因此，输入端分别有三个，An（被加数/被减数），Bn（加数/减数）和Cn-1（低一位的进位/借位）。
1
0
0
1
1
1
1
4）按电路图搭好电路，依次调节三个输入端，观察输出端和借位端，记录下来：
输入序列
输出
借位
000
灭
灭
001
亮
灭
010
亮
灭
011
灭
亮
100
亮
灭
数字逻辑实验报告
《数字逻辑实验报告》学号：139074131姓名：吴桂春班级：计134班指导老师：申元霞日期：2018.6.10实验一名称： 3-8译码设计一、实验任务设计一个3-8译码器。
二、实验原理1、列出真值表、写出逻辑函数三、实验原理图：三八译码器由三个输入端编码，输出有八个输出端。
用与门以及非门通过“导线”连接而成。
四、实验步骤：1)打开软件max+plus2，建立新目标文件开始画图。
并保存原图，设置工程指向。
2)选择芯片类型本实验选择EPF10K10LC84-3芯片3)编译配置4)时序仿真：由仿真结果可以看出，本实验仿真成功。
五、实验结果六、实验分析1、结合本次实验，简述原理图输入法设计组合电路的步骤。
设计输入原理图→电路的编译与适配→电路仿真与时序分析→管脚的重新分配与定位→器件的下载编程与硬件实现2、时序仿真波形中，输出波形与输入波形是否同步变化？如何解释输出波形中存在的毛刺？不完全同步变化，存在延迟。
3、连线时，线条不能连接到器件内部，否则会出现编译错误。
同时，添加激励脉冲时a，b，c分别为2倍的关系。
加错激励信号结果也将不正确。
b5E2RGbCAP实验二名称：全加全减器设计一、实验任务设计并实现一个一位全加全减器。
二、实验原理图1.列出真值表、写出逻辑函数。
a，b，c为三个输入端，分别输入0或者1，m为控制端当m=1是全减器，m=0时是全加器，输出端s表示结果，y代表进位或借位。
p1EanqFDPw三、实验步骤：1）打开软件max+plus2，建立新目标文件开始画图。
并保存原图，设置工程指向。
2）选择芯片类型本实验选择EPF10K10LC84-3芯片3）编译配置4）时序仿真：由仿真结果可以看出，全加全减器仿真成功。
实验三名称：七段显示译码器一、实验任务设计并实现一个七段显示译码器。
二、实验原理图1. 列出真值表、写出逻辑函数8421BCD输入代码数字A3A2A1A0a b c d e f g 000000000010 000110011111 001000100102 001100001103 010********* 010*********011011000006011100011117 100000000008 1001000010092、数字显示是由0—9共有十个数字所以有四个输入端，输出端分别编码为a—g，每一个字母代表一个笔画。
数字逻辑实验一(计算机)
《数字逻辑》实验报告
实验序号：1 实验项目名称：各种门功能的熟悉
计科1001
学号姓名专业、班
实验地点文波实验室指导教师时间2011.3
一、实验目的及要求
1、目的
熟悉各种门的功能，包括与门、非门、或门、与非、或非等等。
掌握各种门的真值表。
2、要求：
使用门来验证其真值表。
二、实验设备（环境）及要求
1、数字逻辑实验箱一套。
2、连结导线若干。
三、实验内容与步骤
使用实验室提供的芯片来验证各种门的功能，使用了与门，或门，非门，与非，或非，异或等等，每个芯片各使用了两个输入0和1，使用了不同的组合。
四、实验结果
与门：输入：00 01 10 11
输出：0 0 0 1
或门：输入：00 01 10 11
输出：0 1 1 1
非门：输入：0 1
输出：1 0与非：输入：00 01 10 11
输出：1 1 1 0
或非：输入：00 01 10 11
输出：1 0 0 0
五、分析讨论
需要看准指导书上写的芯片引脚的编号，而不能想当然的认为哪些是输入，哪些是输出。
六、教师评语：能按时完成实验报告，实验步骤清晰，分析合理，结论正确
签名：朱平
日期：2011年6月成绩
见成绩表。
数字逻辑实验报告1doc
，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 和54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。在不同系列的TTL 器件中，只要器件型号的后几位数码一样，那么它们的逻辑功能、外形尺寸、引脚排列就完全相同。
实验二 触发器J-K
一、 实验目的
1.熟悉并把握J-K触发器的组成，工作原理和功能测试方式。 2学会正确实验触发器集成芯片。 3.了解不同逻辑功能
二、 实验器材
器件：
74LS112J-K触发器 1片
三、 实验内容
负边沿J-K触发器功能测试
J-K负边沿触发器74LS112芯片的逻辑符号如下图。
自拟实验步骤，测试其功能，并将结果填入表3.3中。假设令J=K=1时，CP端加持续脉冲，观看输出端转变情形。
1
3
Y
2
3、利用与非门组成其他逻辑门电路 ⑴组成非门电路
将74LS00中任意一个与非门组成如以下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观看指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。
非门电路连接图 非门真值表
⑵组成与门电路
将74LS00中任意两个与非门组成如以下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观看指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。
1.熟悉门电路逻辑功能
2.熟悉数字逻辑学习机及的利用
二． 实验器材
器件：
74LS00 二输入端四与非门 1片 74LS04 非门1片
三． 实验内容
54H 与74H,54S 与74S 和54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。在不同系列的TTL 器件中，只要器件型号的后几位数码一样，那么它们的逻辑功能、外形尺寸、引脚排列就完全相同。
实验二 触发器J-K
一、 实验目的
1.熟悉并把握J-K触发器的组成，工作原理和功能测试方式。 2学会正确实验触发器集成芯片。 3.了解不同逻辑功能
二、 实验器材
器件：
74LS112J-K触发器 1片
三、 实验内容
负边沿J-K触发器功能测试
J-K负边沿触发器74LS112芯片的逻辑符号如下图。
自拟实验步骤，测试其功能，并将结果填入表3.3中。假设令J=K=1时，CP端加持续脉冲，观看输出端转变情形。
1
3
Y
2
3、利用与非门组成其他逻辑门电路 ⑴组成非门电路
将74LS00中任意一个与非门组成如以下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观看指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。
非门电路连接图 非门真值表
⑵组成与门电路
将74LS00中任意两个与非门组成如以下图所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观看指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。
1.熟悉门电路逻辑功能
2.熟悉数字逻辑学习机及的利用
二． 实验器材
器件：
74LS00 二输入端四与非门 1片 74LS04 非门1片
三． 实验内容
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
学生学号0121410870432实验成绩学生实验报告书实验课程名称逻辑与计算机设计基础开课学院计算机科学与技术学院指导教师姓名肖敏学生姓名付天纯学生专业班级物联网14032015--2016学年第一学期译码器的设计与实现【实验要求】：（1）理解译码器的工作原理，设计并实现n-2n译码器，要求能够正确地根据输入信号译码成输出信号。
（2）要求实现2-4译码器、3-8译码器、4-16译码器、8-28译码器、16-216译码器、32-232译码器。
【实验目的】（1）掌握译码器的工作原理；（2）掌握n-2n译码器的实现。
【实验环境】◆Basys3 FPGA开发板，69套。
◆Vivado2014 集成开发环境。
◆Verilog编程语言。
【实验步骤】一·功能描述输入由五个拨码开关控制，利用led灯输出32种显示二·真值表三·电路图和表达式四·源代码module decoder_5(input [4:0] a,output [15:0] d0);reg [15:0] d0;reg [15:0] d1;always @(a)begincase(a)5'b00000 :{d1,d0}=32'b1000_0000_0000_0000_0000_0000_0000_0000;5'b00001 :{d1,d0}=32'b0100_0000_0000_0000_0000_0000_0000_0000;5'b00010 :{d1,d0}=32'b0010_0000_0000_0000_0000_0000_0000_0000;5'b00011 :{d1,d0}=32'b0001_0000_0000_0000_0000_0000_0000_0000;5'b00100 :{d1,d0}=32'b0000_1000_0000_0000_0000_0000_0000_0000;5'b00101 :{d1,d0}=32'b0000_0100_0000_0000_0000_0000_0000_0000;5'b00110 :{d1,d0}=32'b0000_0010_0000_0000_0000_0000_0000_0000;5'b00111 :{d1,d0}=32'b0000_0001_0000_0000_0000_0000_0000_0000;5'b01000 :{d1,d0}=32'b0000_0000_1000_0000_0000_0000_0000_0000;5'b01001 :{d1,d0}=32'b0000_0000_0100_0000_0000_0000_0000_0000;5'b01010 :{d1,d0}=32'b0000_0000_0010_0000_0000_0000_0000_0000;5'b01011 :{d1,d0}=32'b0000_0000_0001_0000_0000_0000_0000_0000;5'b01100 :{d1,d0}=32'b0000_0000_0000_1000_0000_0000_0000_0000;5'b01101 :{d1,d0}=32'b0000_0000_0000_0100_0000_0000_0000_0000;5'b01110 :{d1,d0}=32'b0000_0000_0000_0010_0000_0000_0000_0000;5'b01111 :{d1,d0}=32'b0000_0000_0000_0001_0000_0000_0000_0000;5'b10000 :{d1,d0}=32'b0000_0000_0000_0000_1000_0000_0000_0000;5'b10001 :{d1,d0}=32'b0000_0000_0000_0000_0100_0000_0000_0000;5'b10010 :{d1,d0}=32'b0000_0000_0000_0000_0010_0000_0000_0000;5'b10011 :{d1,d0}=32'b0000_0000_0000_0000_0001_0000_0000_0000;5'b10100 :{d1,d0}=32'b0000_0000_0000_0000_0000_1000_0000_0000;5'b10101 :{d1,d0}=32'b0000_0000_0000_0000_0000_0100_0000_0000;5'b10110 :{d1,d0}=32'b0000_0000_0000_0000_0000_0010_0000_0000;5'b10111 :{d1,d0}=32'b0000_0000_0000_0000_0000_0001_0000_0000;5'b11000 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_1000_0000;5'b11001 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0100_0000;5'b11010 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0010_0000;5'b11011 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0001_0000;5'b11100 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0000_1000;5'b11101 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0000_0100;5'b11110 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0000_0010;5'b11111 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0000_0001;default {d1,d0}=32'bxxxx_xxxx_xxxx_xxxx_xxxx_xxxx_xxxx_xxxx;endcaseendendmodule五·测试用例映射：d0[0]:U16... ...d0[15]:LD15从左向右映射低位数段输入：1111输出：v16亮学生学号0121410870432实验成绩学生实验报告书实验课程名称逻辑与计算机设计基础开课学院计算机科学与技术学院指导教师姓名肖敏学生姓名付天纯学生专业班级物联网14032015--2016学年第一学期数据选择器的设计与实现【实验要求】：（1）理解数据选择器的工作原理，设计并实现2n选1的数据选择器，要求能够正确地根据输入的控制信号选择合适的输出。
（2）要求实现21选1的数据选择器、22选1 的数据选择器、24选1的数据选择器、25选1的数据选择器，2n选1的数据选择器。
【实验目的】（1）掌握数据选择器的工作原理；（2）掌握2n选1的数据选择器的实现。
【实验环境】◆Basys3 FPGA开发板，69套。
◆Vivado2014 集成开发环境。
◆Verilog编程语言。
【实验步骤】一．功能描述由五个拨码开关控制选择，十一个拨码开关控制输入内部定义二十一位数，输出由一个led灯显示。
二·真值表表达式_sgn _sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[0]_sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[1]_sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[2]_sgn[4]out add add add add add in add add add add add in add add add add add in add ad =+++_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[3]_sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[4]_sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[5]_sgn[4]_sgn[3]_sgn[2]d add add add in add add add add add in add add add add add in add add add ad +++_sgn[1]_sgn[0]_sgn[6]_sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[7]_sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[8]_sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]d add in add add add add add in add add add add add in add add add add add in +++_sgn[9]_sgn[4]_sgn[3]_sgn[2]_sgn[1]_sgn[0]_sgn[10]add add add add add in ++三．函数module select_32_1( input [10:0] in_sgn, input [4:0] add_sgn, output out_sgn );wire [20:0]in_in_sgn; wire for_out_sgn; wire back_out_sgn;assign in_in_sgn=21'b0000_0000_0000_0000_00000; select_16_1sel16_1(.in_sgn({in_in_sgn[3:0],in_sgn[10:0]}),.add_sgn(add_sgn[3:0]),.out_sgn(for_out_sgn)); select_16_1 sel16_2(.in_sgn(in_in_sgn[20:4]),.add_sgn(add_sgn[3:0]),.out_sgn(back_out_sgn)); select_2_1sel2_1(.in_sgn1(for_out_sgn),.in_sgn2(back_out_sgn),.add_sgn(add_sgn[4]),.out_sgn(out_sgn)); endmodulemodule select_16_1( input [11:0] in_sgn, input [3:0] add_sgn, output out_sgn );wire [3:0]in_in_sgn; wire for_out_sgn; wire back_out_sgn;assign in_in_sgn=4'b0000;select_8_1 sel8_1(.in_sgn(in_sgn[7:0]),.add_sgn(add_sgn[2:0]),.out_sgn(for_out_sgn)); select_8_1sel8_2(.in_sgn({in_in_sgn[3:0],in_sgn[11:8]}),.add_sgn(add_sgn[2:0]),.out_sgn(back_out_sgn));select_2_1sel2_1(.in_sgn1(for_out_sgn),.in_sgn2(back_out_sgn),.add_sgn(add_sgn[3]),.out_sgn(out_sgn));endmodulemodule select_8_1(input [7:0] in_sgn,input [2:0] add_sgn,output out_sgn);wire for_out_sgn;wire back_out_sgn;select_4_1 sel4_1(.in_sgn(in_sgn[3:0]),.add_sgn(add_sgn[1:0]),.out_sgn(for_out_sgn));select_4_1 sel4_2(.in_sgn(in_sgn[7:4]),.add_sgn(add_sgn[1:0]),.out_sgn(back_out_sgn));select_2_1sel2_1(.in_sgn1(for_out_sgn),.in_sgn2(back_out_sgn),.add_sgn(add_sgn[2]),.out_sgn(out_sgn)); endmodulemodule select_4_1(input [3:0] in_sgn,input [1:0] add_sgn,output out_sgn);wire for_out_sgn;wire back_out_sgn;select_2_1sel2_1(.in_sgn1(in_sgn[0]),.in_sgn2(in_sgn[1]),.add_sgn(add_sgn[0]),.out_sgn(for_out_sgn));select_2_1sel2_2(.in_sgn1(in_sgn[3]),.in_sgn2(in_sgn[2]),.add_sgn(add_sgn[0]),.out_sgn(back_out_sgn));select_2_1sel2_3(.in_sgn1(for_out_sgn),.in_sgn2(back_out_sgn),.add_sgn(add_sgn[1]),.out_sgn(out_sgn)); endmodulemodule select_2_1(input in_sgn1,input in_sgn2,input add_sgn,output out_sgn);reg out_sgn;always@(*)beginif(add_sgn==0) out_sgn=in_sgn1;else out_sgn=in_sgn2;endendmodule电路图out四．结果检验选择线从大到小对应从左到右的左边五个拨码开关，输入从大到小对应剩下从左到右十一个拨码开关。