数字逻辑实验报告模板

一、实验目的1. 理解数字逻辑的基本概念和基本门电路的功能。

2. 掌握组合逻辑电路和时序逻辑电路的设计方法。

3. 学会使用逻辑仿真软件进行电路设计和验证。

4. 培养动手能力和逻辑思维。

二、实验环境1. 实验软件：Multisim 14.02. 实验设备：个人计算机3. 实验工具：万用表、示波器、数字逻辑实验箱三、实验内容1. 组合逻辑电路设计（1）实验一：全加器设计实验目的：设计并验证一个全加器电路。

实验步骤：1. 打开Multisim软件，创建一个新的项目。

2. 从库中选择所需的逻辑门，如AND门、OR门、NOT门等，搭建全加器电路。

3. 使用示波器观察输入和输出波形，验证电路功能。

实验结果：成功搭建全加器电路，输出波形符合预期。

（2）实验二：译码器设计实验目的：设计并验证一个3-8译码器电路。

实验步骤：1. 打开Multisim软件，创建一个新的项目。

2. 从库中选择所需的逻辑门，如AND门、OR门、NOT门等，搭建3-8译码器电路。

3. 使用示波器观察输入和输出波形，验证电路功能。

实验结果：成功搭建3-8译码器电路，输出波形符合预期。

2. 时序逻辑电路设计（1）实验一：D触发器设计实验目的：设计并验证一个D触发器电路。

实验步骤：1. 打开Multisim软件，创建一个新的项目。

2. 从库中选择所需的逻辑门，如AND门、OR门、NOT门等，搭建D触发器电路。

3. 使用示波器观察输入和输出波形，验证电路功能。

实验结果：成功搭建D触发器电路，输出波形符合预期。

（2）实验二：计数器设计实验目的：设计并验证一个4位同步加法计数器电路。

实验步骤：1. 打开Multisim软件，创建一个新的项目。

2. 从库中选择所需的逻辑门，如AND门、OR门、NOT门、触发器等，搭建4位同步加法计数器电路。

3. 使用示波器观察输入和输出波形，验证电路功能。

实验结果：成功搭建4位同步加法计数器电路，输出波形符合预期。

四、实验结果分析1. 通过实验，掌握了组合逻辑电路和时序逻辑电路的设计方法。

数字逻辑实验报告一
报告创建时间：
3、学生应按照要求正确地撰写实验报告：
1)在实验报告上正确地填写“实验时间”、“实验地点”等栏目。

2)将实验所涉及的源程序文件内容（实验操作步骤或者算法）填
写在“实验过程或算法（源程序）”栏目中。

3)将实验所涉及源程序调试过程（输入数据和输出结果）或者实
验的分析内容填写在“实验结果及分析和（或）源程序调试过
程”栏目中。

4)在实验报告页脚的“报告创建时间：”处插入完成实验报告时
的日期和时间。

5)学生将每个实验完成后，按实验要求的文件名通过网络提交
（上载）到指定的服务器所规定的共享文件夹中。

每个实验一
个电子文档，如果实验中有多个电子文档（如源程序或图形
等），则用WinRAR压缩成一个压缩包文档提交，压缩包文件
名同实验报告文件名（见下条）。

6)提交的实验报告电子文档命名为：“年级（两位数字不要“级”
字）专业（缩写：计算机科学与技术专业（计科）、网络工程
专业（网络）、信息安全专业（信息）、物联网工程（物联网））
班级（两位数字）学号（八位数字）姓名实验序号（一位数
字）．doc。

如学号为20115676、年级为2011级、专业为“计
算机科学与技术”专业、班级为“02班”、姓名为“王宇”的
学生，完成的第一次实验命名为：11计科02班20115676王
宇1．Doc，以后几次实验的报告名称以此类推。

数字逻辑第一次实验报告-模板n数字逻辑实验报告（1）数字逻辑实验1一、系列二进制加法器设计50% 二、小型实验室门禁系统设计50%总成绩姓名：学号：班级：CS指导教师：计算机科学与技术学院评语：（包含：预习报告内容、实验过程、实验结果及分析）2018年5 月22 日数字逻辑实验报告系列二进制加法器设计预习报告一、系列二进制加法器设计1、实验名称系列二进制加法器设计。

2、实验目的要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。

通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。

3、实验所用设备Logisim2.7.1软件一套。

4、实验内容对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体内容如下。

（1）一位二进制半加器设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。

输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。

（2）一位二进制全加器设计一个一位二进制全加器，电路有三个输入A、B和Ci ，两个输出S和Co。

输入A、B和Ci 分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。

（3）串行进位的四位二进制并行加法器用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S 0和C4。

输入A= A3A2A1A、B= B3B2B1B和C分别为被加数、加数和来自低位的进位，输出S= S3S2S1S和Co为本位和和向高位的进位。

（4）先行进位的四位二进制并行加法器利用超前进位的思想设计一个先行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A、B3、B2、B1、B和C，五个输出S3、S2、S1、S和C4。

数字逻辑实验报告（1）团队成员：报告人：实验指导教师：报告批阅教师：计算机科学与技术学院20 年月日学生姓名：学号：所在班级：一、实验内容组合逻辑电路的设计二、实验目的1.熟悉DICE-SEM数字逻辑实验箱的使用方法；2.掌握逻辑门功能的测试方法；3.掌握组合逻辑电路的分析和设计方法；4.掌握组合逻辑电路的功能测试方法。

三、实验所用组件四、实验要求1.一位全加/全减法器的实现（必选）设计一个全加全减法器，电路有四个输入M、A、B、和C in，两个输出S和C o。

要求如下：（1）M=0时，电路实现加法运算。

输入端A、B、和C in分别为被加数、加数和来自低位的进位，输出S和C o为本位和和向高位的进位；（2）M=1时，电路实现减法运算。

输入端A、B、和C in分别为被减数、减数和来自低位的借位，输出S和C o为本位差和向高位的借位。

2.舍入与奇偶检测电路的设计（必选）设计一个舍入与奇偶检测电路，该电路输入为8421码，输出为F1和F2。

要求如下：F1为四舍五入的输出信号，F2为奇偶检测输出信号。

当电路检测到输入的代码大于或等于(5)10时，输出F1=1，否则F1=0；当输入代码中的1的个数为奇数个时，输出F2=1，否则F2=0。

3.四路选择器的实现（可选）设计一个四路选择器，电路有6个输入端A1，A0，OE，D0，D1，D2，D3，一个输出学生姓名：学号：所在班级：端Y 。

要求如下：OE 为使能控制端，A 1，A 0为数据选择控制端，D 0，D 1，D 2，D 3为数据输入端。

当1=OE 时，电路不工作，输出为高阻状态； 当0=OE 时，电路工作，输出Y 由A 1，A 0决定，即： 当A 1A 0=00时，Y= D 0； 当A 1A 0=01时，Y= D 1； 当A 1A 0=10时，Y= D 2； 当A 1A 0=11时，Y= D 3。

附：三态、六总线驱动器74LS244的管脚图和逻辑表达式如图1和表1所示。

第1篇一、实验目的1. 理解数字逻辑的基本概念和原理；2. 掌握数字逻辑电路的基本分析方法；3. 熟悉数字电路仿真软件的使用；4. 培养实验操作能力和问题解决能力。

二、实验内容及步骤1. 实验一：组合逻辑电路设计（1）设计2选1多路选择器（MUX21）1）根据教材5.1节流程，利用Quartus II完成MUX21的文本编辑输入（MUX21.v）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，a和b分别接来自不同的时钟，输出信号接蜂鸣器；5）编译、下载和硬件测试实验，通过选择键1，控制s，可使蜂鸣器输出不同音调。

（2）设计三人表决电路1）根据教材5.1节流程，利用Quartus II完成三人表决电路的文本编辑输入（图5-36）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，ABC[2..0]分别接自键3、键2、键1；CLK接自时钟CLOCK0(256Hz)，输出信号X接D1，输出信号Y接蜂鸣器；5）编译、下载和硬件测试实验，通过按下键3、键2、键1，控制D1的亮灭。

2. 实验二：时序逻辑电路设计（1）设计‘101’序列检测器1）验证RS/D/JK/T触发器的功能；2）熟悉逻辑分析仪、字发生器的使用；3）形成原始的状态图和状态表；4）采用Mealy型同步时序逻辑电路实现序列检测器的功能；5）初始状态：A，状态1：B，状态2：C；6）状态化简（用隐含表）；7）状态编码（优先级1>2>3的顺序编码）；8）确定激励函数和输出函数，并画出逻辑电路图；9）在Ni Multisim上实现电路的仿真；10）记录实验现象，采用截屏波形的方法。

（2）设计RISC-V五级流水线CPU1）了解数字逻辑与组成原理实践教程；2）设计32位RISC-V五级流水线CPU代码；3）使用Modelsim进行仿真；4）提供项目源代码、测试数据、设计图和指令集；5）编写实验报告，包括实验目的、环境介绍、系统设计、实验步骤和结果分析。

《数字逻辑电路》实验报告
第次实验：
姓名：
学号：
级系班邮箱：
时间：
正文（由下面八项内容评定每次实验报告成绩）
一、实验目的
本次实验预期要学习到的知识、方法等
二、实验原理（背景知识）
本次实验需要的理论知识背景、实验环境和工具等前期准备知识，预习时完成的引导性实验内容一般在此有所体现。

三、实验器材/环境
本次实验中使用的硬件器材和软件环境
四、实验设计思路（验收实验）
验收实验的设计流程图/卡诺图/真值表/代码等或其他
五、实验过程（验收实验的过程）
充分截图，详细说明实验过程步骤等
六、实验结果
简单介绍本次实验完成的工作，学到的知识等。

七、实验中遇到的问题及解决方案
请将已经解决的问题写在这里，没有解决的问题也可以保留在这里，但是可能不能立即得到回答，没有得到回答的问题请在下一次课时向老师和助教当面提问。

八、实验的启示/意见和建议
1 对本课程或本次实验的意见建议等，如：实验内容难度，实验时间安排，如何提高实验效果等。

2 对本次实验内容你有没有让同学更有兴趣的建议，或者如何才能让你对本次实验更有兴趣？
3 你有好的与本次实验有关的实验内容建议吗？比如在日常的学习和生活中遇到的，可以转换为实验的内容？
我们将非常感谢你给我们提出意见和建议，这将使我们的课程更加生动有效。

附：本次实验你总共用了多长时间？包括预习时间、和课堂完成时间。

（请大家如实统计，时间长短不影响本次实验的成绩。

这个主要用于统计大家的工作时间，粗略确定实验的难度，为我们以后的实验设计提供参考。

）。

数字逻辑实验报告肇庆学院计算机学院软件学院数字逻辑实验报告专业班级学号学生姓名指导教师连晋平完成时间目录实验一基本门电路实验 (1)1．1预习内容 (1)1．2目的要求 (1)1．3实验仪器及材料 (1)1．4实验内容 (1)1．5实验体会及问题解答 (3)实验二组合逻辑电路实验 (3)2．1预习内容 (3)2．2目的要求 (4)2．3实验仪器及材料 (4)2．4实验内容 (4)2．5实验体会及问题解答 (5)实验三基本RS触发器和D触发器 (5) 3．1预习内容 (5)3．2目的要求 (5)3．3实验仪器及材料 (5)3．4实验内容 (6)3．5实验体会及问题解答 (6)实验四计数器及其应用 (7)4．1预习内容 (7)4．2目的要求 (7)4．3实验仪器及材料 (7)4．4实验内容 (7)4．5实验体会及问题解答 (9)实验一基本门电路实验1．1预习内容1．复习门电路工作原理及相应逻辑表达式2．熟悉所用集成电路的引线位置及各引线用途1．2目的要求1．熟悉门电路逻辑功能2．熟悉数字电路教学实验系统板1．3实验仪器及材料1．数字电路教学实验系统板2．器件74LS00 二输入端四与非门 1 片74LS32 二输入端四或门 1 片74LS86 二输入端四异或门 1 片3．导线若干1．4实验内容实验前按数字电路教学实验系统板使用说明先检查实验系统板电源是否正常。

然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。

线接好后经实验指导教师检查无误方可通电实验。

1．测试或门电路的逻辑功能（１）．选用二输入端四或门74LS32一只，插入面包板，按图1.1接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。

（２）．将电平开关按表1.1置位，分别测出电压及逻辑状态。

（3）．将表中结果和“或门”的真值表对比，判断是否实现了“或”逻辑功能。

2.异或门逻辑功能测试（1）．选二输入四异或门电路74LS86一只，插入面包板，按图1.2接线，输入端接D1、D2(电平开关输入插口)，输出端接电平显示发光二极管L1。

竭诚为您提供优质文档/双击可除数字逻辑实验报告百度文库篇一：数字逻辑实验报告哈尔滨师范大学数字逻辑实验报告姓名：学号：年级：班级：专业：学期：计算机科学与信息工程学院实验报告学生姓名：学号：指导教师：实验1基本门电路的功能和特性及组合逻辑电路实验【实验名称】基本门电路的功能和特性及组合逻辑电路实验【实验学时】4学时【实验目的】掌握常用集成门电路的逻辑功能与特性掌握各种门电路的逻辑符号了解集成电路的外引线排列及其使用方法学习组合逻辑电路的设计及测试方法【实验内容】部分TTL门电路逻辑功能验证组合逻辑设计之全加器或全减器【实验设备】数字逻辑实验箱双踪示波器（记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。

）集成电路：7400、7404、7432、7486【实验步骤】1)在实验箱上插入相应的门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑特性验证实验。

将其逻辑特性制成表格。

2)用7400连接的电路如图1.1所示，其中m端输入hZ 级的连续脉冲，n端输入KhZ级的连续脉冲，x和Y接逻辑开关，在xY的四种输入组合下，用示波器观测A、b及F点的波形，并记录下来，写出F=f（m、n、x、Y）的逻辑表达式。

3）实验电路如图1.2所示，在x端加入KhZ级的数字信号，逻辑开关Ab为00、01、10、11四种组合下，用示波器观察输入输出波形，解释Ab对信号的控制作用。

4)用7486和7400搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。

思考题：第二题用7486和7400设计一个可控制的半加/半减电路，控制端x=0时，为半加器，x=1时为半减器。

搭出电路并验证其运算是否正确。

【实验原理】1）组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能。

步骤：（1）由给定的组合逻辑电路写函数式；（2）对函数式进行化简或变换；（3）根据最简式列真值表；（4）确认逻辑功能。

数字逻辑电路实验一学生姓名：刘x学号：U20091519x班级：CS0911指导老师：熊自立实验时间：2011/4/17组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证全加器和半加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验组件二输入四与非门组件3片，型号为74LS00四输入而与非门组件1片，型号为74LS20二输入四异或门组件1片，型号为74LS86三、实验内容1.内容A：一位全加/全减法器的实现当M=0时,做加法运算，信号A，B，Cin分别为加数、被加数和低位来的进位，S 为和，Co为向上位的进位；当M=1时,做减法运算，信号A，B，Cin分别为被减数、减数和低位来的借位，S 为差，Co为向上位的借位；设计的电路图为：SCo由卡诺图可得S 、Co 输出函数;S=A ⊕B ⊕CCo=BCin.B(M ⊕A).Cin (M ⊕A)2. 内容B ：舍入与检测电路的设计设计一个多输出逻辑电路，该电路的输入为8421码，F1为四舍五入输出信号，F2为奇偶检测输出信号。

当电路检测到输入的代码大于或等于（5）10时，输出为F1=1；其他情况F1=0。

当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。

设计的电路图为：F2= B8⊕B1⊕B4⊕B2F1= B8.B4B1.B4B2四、实验步骤1、内容A：一位全加/全减法器的实现按设计的电路图接线，接线后拨动开关，将结果填入下表：2、内容B：舍入与检测电路的设计（1）按照设计的电路图接线，注意将电路的输入输出接实验台的开关，通过拨动开关输入8421码，输出安至实验台显示灯。

（2）每输入一个代码后观察显示灯，并将结果记录在表中：五、实验体会一直以来，我们在数电课上只是按照题目要求把答案做出来而没有考虑其他，可以说都是纸上谈兵，而实验课上，我们则要根据实验器材把实验电路给连接出来，从而完成功能，这就要求一定的动手能力了。

实验报告实验一基本门电路功能验证实验实验目的：验证与非门74LS00（或74HC00）、或非门74LS02）以及非门74LS04（或74HC04）逻辑功能1.验证与非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS00（或74HC00）为四个二输入端的与非门，74LS04（或74HC04）是六反相器。

其引脚分别如图1、2所示。

实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。

1,2两个端口为输入端，1,2两个输入端接在控制端，通过波动上下开关来改变输入电阻的大小，通过控制2个输入端电平的高低。

3为输出端，接在信号显示管上，通过显示管来确定输出信号是否有效。

，用万能表测量出输出端的电平大小，并及时记录下实验结果。

实验结果：得到如下四组数据，根据数据得出真值表实验结论：实验结果验证了与非门逻辑电路的功能，可以用一个图和真值表表示：2.验证或非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS02为四个二输入端的与非门，74LS04（或74HC04）是六反相器。

实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。

1,2两个端口为输入端，1,2两个输入端接在控制端，通过波动上下开关来改变输入电阻的大小，通过控制2个输入端电平的高低。

3为输出端，接在信号显示管上，通过显示管来确定输出信号是否有效。

，用万能表测量出输出端的电平大小，并及时记录下实验结果。

实验结果：实验结论：实验结果验证了或非门逻辑电路的功能，可以用一个图和真值表表示：3.验证非门的逻辑功能实验器材：数字逻辑实验箱一个；数字万用表一个；5V电源一个；导线若干；实验原理：74LS04（或74HC04）为四个二输入端的与非门，74LS04（或74HC04）是六反相器。

实验过程：参照引脚分布图，连接电路图，在电路图连接完成之前要断开电源。

实验名称：数字逻辑实验系别：年级：专业：班级：学号：姓名：成绩：任课教师：2016 年 5 月 21 日试验一门电路逻辑功能及测试一、实验目的1、熟悉门电路逻辑功能2、熟悉数字逻辑学习机及示波器的使用二、实验仪器及材料器件：74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片三、预习要求1、复习门电路工作原理及相应的逻辑表达式2、熟悉所用集成电路的引线位置及各引线用途3、了解双踪示波器使用方法四、实验内容实验前先检查机器电源是否正常。

1、测试门电路逻辑功能（1）选用双四输入与非门74LS20一只，插入电路板，连线后根据芯片图检测门电路功能是否正确。

（2）将电平开关按表1.1置位，分别测出输出电压及逻辑状态。

2、异或门逻辑功能测试（1） 二输入四异或门电路74LS86，按图1.2接线，输入端1，2，4，5接电平开关，输出端A 、B 、y 接电平显示发光二极管。

（23、 逻辑电路的逻辑关系（1） 用74LS00按图1.3，1.4接线，将输入输出的逻辑关系分别填入表1.3，1.4中。

（2） 写出上面两个电路逻辑表达式。

五、 思考怎样判断门电路逻辑功能是否正常？实验二组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验仪器及材料器件：74LS00 二输入端四与非门3片74LS86 二输入端四异或门1片74LS54 四输入与或非门1片三、预习要求1、预习组合逻辑电路的分析方法2、预习用与非门和异或门构成半加器、全加器的工作原理。

3、预习二进制数的运算。

四、实验内容1、组合逻辑电路功能测试。

(1)用2片74LS00组成图2.1所示的逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

(2)图中A、B、C接电平开关，Y1，Y2接发光管电平显示。

(3)按表2.1要求，改变A，B，C的状态表并写出Y1，Y2逻辑表达式。

竭诚为您提供优质文档/双击可除数字逻辑实验报告百度文库篇一：数字逻辑实验报告哈尔滨师范大学数字逻辑实验报告姓名：学号：年级：班级：专业：学期：计算机科学与信息工程学院实验报告学生姓名：学号：指导教师：实验1基本门电路的功能和特性及组合逻辑电路实验【实验名称】基本门电路的功能和特性及组合逻辑电路实验【实验学时】4学时【实验目的】掌握常用集成门电路的逻辑功能与特性掌握各种门电路的逻辑符号了解集成电路的外引线排列及其使用方法学习组合逻辑电路的设计及测试方法【实验内容】部分TTL门电路逻辑功能验证组合逻辑设计之全加器或全减器【实验设备】数字逻辑实验箱双踪示波器（记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。

）集成电路：7400、7404、7432、7486【实验步骤】1)在实验箱上插入相应的门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑特性验证实验。

将其逻辑特性制成表格。

2)用7400连接的电路如图1.1所示，其中m端输入hZ 级的连续脉冲，n端输入KhZ级的连续脉冲，x和Y接逻辑开关，在xY的四种输入组合下，用示波器观测A、b及F点的波形，并记录下来，写出F=f（m、n、x、Y）的逻辑表达式。

3）实验电路如图1.2所示，在x端加入KhZ级的数字信号，逻辑开关Ab为00、01、10、11四种组合下，用示波器观察输入输出波形，解释Ab对信号的控制作用。

4)用7486和7400搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。

思考题：第二题用7486和7400设计一个可控制的半加/半减电路，控制端x=0时，为半加器，x=1时为半减器。

搭出电路并验证其运算是否正确。

【实验原理】1）组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能。

步骤：（1）由给定的组合逻辑电路写函数式；（2）对函数式进行化简或变换；（3）根据最简式列真值表；（4）确认逻辑功能。

一、实验目的1. 理解数字逻辑的基本概念和基本电路结构。

2. 掌握常用的数字逻辑电路的分析和设计方法。

3. 培养实验操作能力和分析问题、解决问题的能力。

二、实验仪器与设备1. 数字逻辑实验箱2. 数字逻辑实验指导书3. 电源4. 测试仪器三、实验原理数字逻辑是研究数字电路和数字系统的基本原理和设计方法的学科。

本实验主要涉及以下原理：1. 逻辑门电路：与门、或门、非门、异或门等。

2. 组合逻辑电路：加法器、编码器、译码器、多路选择器等。

3. 时序逻辑电路：触发器、计数器、寄存器等。

四、实验内容1. 逻辑门电路实验（1）观察与门、或门、非门、异或门的逻辑功能。

（2）验证逻辑门电路的输出与输入之间的关系。

2. 组合逻辑电路实验（1）设计一个4位加法器。

（2）设计一个8421BCD码到7段显示器的译码器。

3. 时序逻辑电路实验（1）观察D触发器的逻辑功能。

（2）设计一个异步计数器。

五、实验步骤1. 逻辑门电路实验（1）按照实验指导书的要求，搭建与门、或门、非门、异或门电路。

（2）输入不同的逻辑值，观察输出结果。

（3）记录实验数据，分析逻辑门电路的输出与输入之间的关系。

2. 组合逻辑电路实验（1）按照实验指导书的要求，搭建4位加法器电路。

（2）输入不同的加数和被加数，观察输出结果。

（3）记录实验数据，分析4位加法器的逻辑功能。

（4）按照实验指导书的要求，搭建8421BCD码到7段显示器的译码器电路。

（5）输入不同的8421BCD码，观察7段显示器显示的数字。

（6）记录实验数据，分析译码器的逻辑功能。

3. 时序逻辑电路实验（1）按照实验指导书的要求，搭建D触发器电路。

（2）输入不同的时钟信号和复位信号，观察输出结果。

（3）记录实验数据，分析D触发器的逻辑功能。

（4）按照实验指导书的要求，搭建异步计数器电路。

（5）观察异步计数器的输出波形，分析计数器的逻辑功能。

六、实验结果与分析1. 逻辑门电路实验结果与分析通过实验，验证了与门、或门、非门、异或门的逻辑功能，并分析了输出与输入之间的关系。

数字逻辑电路实验一、实验目的1.初步了解TDS－4数字系统综合实验平台、数字万用表UT56的使用方法。

2.熟悉TTL中小规模集成电路的外型、管脚和使用方法。

3.掌握TTL与非门和异或门输入输出之间的逻辑关系及输入输出逻辑电平值。

二、实验器件、仪器和设备1. 4双输入与非门74LS00 1片2. 4异或门74LS86 1片3. 4双输入与非门74LS20 1片4. 4-2-3-2输入与或非门74LS64 1片5. 数字万用表UT56 1台6. PC机（数字信号显示仪）1台7 . TDS－4数字系统综合实验平台芯片引脚图三、实验步骤和测试分析1.初步了解TDS－4数字系统综合实验平台①学习数字万用表UT56的正确使用方法。

②利用数字万用表直流电压挡、实验平台LED指示灯及逻辑测试笔, 弄清TDS－4数字系统综合实验平台为我们提高的电源端+5V、接地点, 弄懂信号源逻辑电平开关K0~K11.2路单脉冲信号源功能及使用方法。

2. 测试逻辑门的逻辑功能①测试4双输入与非门74LS00中至少一个与非门的逻辑功能。

②测试4双输入异或门74LS86异或门的逻辑功能。

测试方法和结果记录方式如①要求。

4输入与非门测试表格双4输入与非门(附加)4异或门测试表格3.进一步了解TDS－4数字系统综合实验平台①学习实验平台提供的数字信号显示仪使用方法, 并利用其观察实验平台提供的所有固定频率时钟源12MHz、6MHz、3MHz、2MHz、1MHz、500KHz、100KHz共7 种频率的方波的波形图, 并记录3MHz、2MHz、1MHz三种频率的方波的波形图。

②利用数字信号显示仪, 观测与非门和异或门的控制特性。

观测方法如测试原理图所示, 记录输入、输出波形, 并对波形进行分析。

分析芯片是否满足所应有的逻辑功能, 判断芯片好坏。

通过上图的测试数据及波形照片, 可以得出芯片满足所应有的逻辑功能, 即所使用的74LS00为正常芯片。

华中科技大学计算机学院数字逻辑实验报告实验一组合逻辑电路的设计实验二同步时许逻辑电路设计实验三：异步时序逻辑电路设计姓名：学号：班级：指导老师：完成时间：实验一组合逻辑电路的设计一、实验目的1掌握组合逻辑电路的功能测试.2验证半加器和全加器的逻辑功能。

3学会二进制的运算规律。

二、实验器材74LS00 二输入四与非门、74LS04 六门反向器、74LS10 三输入三与非门、74LS86 二输入四异或门、74LS73 负沿触发JK触发器、74LS74 双D触发器。

三、实验内容内容A 一位全加全减器的实现。

电路做加法还是做减法由S控制。

当s=0时做加法运算，s=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，F1和F2为合数和向上位的进位。

当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，F1和F2为差数和向上位的借位。

内容B 舍入与检测电路的设计。

用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。

当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：四、实验步骤内容A 一位全加全减器的实现。

由要求可得如下真值表：F1的卡诺图为： F2的卡诺图为：化简得F1=A○+B○+C, F2=.由F1和F2表达式画出电路图如下：根据电路图，连接电路。

接线后拨动开关，结果如图：内容B 舍入与检测电路的设计。

由题意，列出真值表如图：化简卡诺图得F1=, F2=A ○+B ○+C ○+D.由此画出电路图如下：按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。

每输出一个代码后观察显示灯，并记录结果如下表：接开关接灯五、试验体会1、化简包含无关变量的逻辑函数时，，由于是否包含无关项以及对无关项是令其值为1为0并不影响函数的实际逻辑功能，因此在化简时，利用这种任意性可以使逻辑函数得到更好的化简，从而使设计的电路得到更简2、多输出函数的组合逻辑电路，因为各函数之间往往存在相互联系，具有某些共同部分，因此应当将它们当做一个整体来考虑，而不应该将其截然分开。

一、实验目的1. 理解数字逻辑的基本概念和原理。

2. 掌握基本的数字逻辑电路及其功能。

3. 培养动手能力和实际操作技能。

4. 学会使用实验设备进行数字逻辑电路的搭建和测试。

二、实验环境1. 实验设备：数字逻辑实验箱、数字万用表、示波器、逻辑分析仪等。

2. 实验软件：Multisim、Logisim等数字电路仿真软件。

三、实验内容1. 基本逻辑门电路实验a. 与门、或门、非门、与非门、或非门、异或门、同或门的搭建与测试。

b. 逻辑门电路组合实验，如半加器、全加器、译码器、编码器等。

2. 时序逻辑电路实验a. 基本触发器（D触发器、JK触发器、SR触发器）的搭建与测试。

b. 时序逻辑电路组合实验，如计数器、寄存器、顺序控制器等。

3. 组合逻辑电路实验a. 逻辑函数的化简与实现。

b. 逻辑电路的优化设计。

4. 时序逻辑电路实验a. 计数器的设计与实现。

b. 寄存器的应用与实现。

四、实验步骤1. 实验一：基本逻辑门电路实验a. 搭建与门、或门、非门、与非门、或非门、异或门、同或门电路。

b. 使用示波器观察输入、输出波形，验证电路功能。

c. 使用逻辑分析仪分析电路逻辑关系。

2. 实验二：时序逻辑电路实验a. 搭建D触发器、JK触发器、SR触发器电路。

b. 使用示波器观察触发器的输入、输出波形，验证电路功能。

c. 搭建计数器、寄存器、顺序控制器电路，观察电路功能。

3. 实验三：组合逻辑电路实验a. 使用真值表化简逻辑函数。

b. 设计逻辑电路，实现化简后的逻辑函数。

c. 使用示波器观察电路输入、输出波形，验证电路功能。

4. 实验四：时序逻辑电路实验a. 设计计数器电路，实现特定计数功能。

b. 设计寄存器电路，实现数据存储功能。

c. 使用示波器观察电路输入、输出波形，验证电路功能。

五、实验结果与分析1. 实验一：成功搭建了基本逻辑门电路，验证了电路功能。

2. 实验二：成功搭建了时序逻辑电路，验证了电路功能。

3. 实验三：成功实现了逻辑函数的化简与电路设计，验证了电路功能。

数字逻辑实验报告实验一 3-8译码器设计一、实验目的1.通过一个简单的 3-8 译码器的设计, 让学生掌握用原理图描述组合逻辑电路的设计方法。

2.掌握组合逻辑电路的软件仿真方法。

二.填写表格（亮或暗）（2）三. EDA平台下用原理图输入法设计组合电路的步骤。

（3）(1)在QuartusⅡ主界面下选择File->New命令, 然后选择Other File选项卡, 从中选择Vector Waveform File,建立一个空的波形编辑器窗口, 将此波形文件保存, 并勾选add file current project。

（4）在Name区域的对话框中单击Node Finder按钮。

（5）进行选择和设置, 完成节点添加。

（6）选择Edit->End Time命令, 将其设置为1.0us。

使用波形编辑器工具条编辑输入节点A,B,C的波形。

为节点A,B,C分别赋予周期为200ns,400ns,800ns的时钟波形, 初始电平为“0”。

然后通过View->Fit in Window显示输入波形全貌。

执行Tools->Simulator Tool命令, 进行设置, 单击Start进行仿真。

观察仿真结果, 检查是否与设计相符合。

四. 在仿真过程中, 为何设置A, B,C分别为周期为200ns,400ns,800ns的时钟信号？答: 将其周期设置成一定比例, 在仿真结果中便于观察与比较波形。

五.时序仿真波形中, 输出波形与输入波形是否同步变化？如何解释输出波形中存在的毛刺？答: 不是同步变化的。

输出波形中存在的毛刺是组合逻辑电路中的冒险现象, 主要是由于门电路的延迟时间产生的。

请总结实验中出现的问题, 你是如何解决的？答: （1）问题: 在为译码器的元件的管脚上添加连线时, 由于连接的线较多, 出现了线连接出错, 导致电路编译出错。

解决: 根据编译的提示找出了连接出错的地方, 然后重新连接再编译。

上海大学计算机学院《数字逻辑实验》报告1姓名姚煜学号 16121078时间 2017.10.19 机位 7 指导教师刘学民实验名称:组合电路1一、实验目的1、了解半加器、全加器的工作原理2、使用异或门和与非门构成全加器并进行测试3、使用Quartus II设计二位全加器二、实验原理1、Y=A⊕B。

2、S=A⊕B⊕C，C=A⊕C+AB。

3、半加器是对两个一位二进制数进行相加，产生“和”与“进位”。

全加器将两个一位二进制数及来自低位的进位Ci-1进行相加，产生“和”与“进位Ci”。

三、实验内容1．实验任务一（使用异或门和与非门构成全加器并进行测试）(1)实验步骤1、设定两个输入端，两个输出端。

2、先连接异或门，做一个保留位的输出。

3、再连接异或门，输出再连接由异或门改装的非门，做一个进位的输出。

(2)实验现象开关处于不同位时，两位的输出位的灯的明亮不同。

(3)数据记录、分析与处理输入A B C 保留位 S 进位 C0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1(4)实验结论和一位全加器的设计理论的结论一致。

2．实验任务二（使用Quartus II设计二位全加器）(1)实验步骤1. 在Quartus II中选用基本门电路器件，构成一个两位全加器逻辑图（如下）。

2. 使用模拟工具进行模拟验证，并通过验证。

3. 定义FPGA的IO引脚功能。

4. 下载设计的电路到FPGA。

5. 用4个开关和3个发光二极管测试FPGA的功能。

(2) 实验现象开关处于不同位时，三位的输出位的灯的明亮不同。

(3)数据记录、分析与处理输入高位A B 低位C D 输出S1 S2 S30 0 0 0 0 0 00 0 0 1 0 0 10 0 1 0 0 0 10 0 1 1 0 1 00 1 0 0 0 1 00 1 0 1 0 1 10 1 1 0 0 1 10 1 1 1 1 0 01 0 0 0 0 1 01 0 0 1 0 1 11 0 1 0 0 1 11 0 1 1 1 0 01 1 0 0 1 0 01 1 0 1 1 0 11 1 1 0 1 0 11 1 1 1 1 1 0(4)实验结论和二位全加器的设计理论的结论一致。

基于Libero的数字逻辑仿真实验1.基本门电路一、实验目的1.了解基于Verilog的基本门电路的设计及其验证。

2.熟悉利用EDA工具进行设计及仿真的流程。

二、实验环境Libero仿真软件。

三、实验内容1.参考4.1基本门电路实验掌握Libero软件的使用方法。

2.参考74HC00的实验, 完成74HC00、74HC02.74HC04.74HC08、74HC32.74HC86相应的设计、综合及仿真3、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86（任选一个）的综合结果, 以及相应的功能仿真结果。

4.自选一个器件演示其布线后仿真过程。

四、实验结果和数据处理1.模块及测试平台代码清单(a) 74HC32:(b)模块代码// main.vmodule HC32(a,b,y);input [4:1]a,b;output[4:1]y;assign y=a|b;endmodule(c)测试平台代码// testbench.v`timescale 1ns/1nsmodule testbench;reg [4:1]a,b;wire [4:1]y;HC32 ul(a,b,y);initialbegina=4'b0000;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule2.第三次仿真结果（布局布线后）2.组合逻辑电路一、实验目的1.了解基于Verilog的组合逻辑电路的设计及其验证。

2.熟悉利用EDA工具进行设计及仿真的流程。

二、实验环境Libero仿真软件。

三、实验内容1.参考74HC00的实验, 完成74HC283.74HC85.74HC138、74HC148、74HC15.相应的设计、综合及仿真。

2、记录74HC85的综合结果, 以及相应的功能仿真结果。