《超大规模集成电路设计导论》第8章全定制设计方法.ppt

➢ 第一代IC CAD系统
软件：SPICE； 设计技术特点：电路模拟和版图的设计验证
➢ 第二代IC CAD系统
技术特点： （1）以原理图为基础的EDA系统，以仿真和自动布局布线为核心 （2）自动综合器使被动的对设计结果的分析验证转为主动去选 择一个最佳的设计 结果。
➢ 第三代IC CAD系统
技术特点： （1）在用户与设计者之间开发了一种虚拟环境。 （2）各种硬件描述语言的出现（VHDL、Verilog HDL等） （3）高级抽象的设计构思手段（框图、状态图和流程图）
自顶向下的设计方法
行为级设计 算法描述 寄存器传输级 门级 电路级
版图级（物理级）
2. CMOS集成电路制造技术
2.1 半导体材料-硅（Silicon）
➢ 集成电路制造中最常用的一种材料，本征状态下是一种半导体 材料。
➢ 硅片的制备(西门子工艺：冶金级 SGS )
1. SiC（s）+ SiO2(s) 2. Si(s) + 3HCl(g) 3. 2SiHCl3(g) + 2H2(g)
2.2 硅片的制备 （7）
超净间（Cleanroom）
一个净化过的空间，它以超净空 气把芯片制造与外界的沾污隔离开 来。
级别 1 10 100 1000 10，000 100，000
0.1μm 3.50×10 3.50×102
0.2μm 7.70 7.50×10 7.50×102
0.3μm 3.00 3.00×10 3.00×102
1.2集成电路设计的发展（3）
EDA技术的发展方向
➢ 更广（产品种类越来越多） ➢ 更快（设计周期越来越快） ➢ 更精（设计尺寸越来越精细） ➢ 更准（一次成功率越来越高） ➢ 更强（工艺适用性和设计自动化程度越来越高）

2019/12/8
21
4输入与门用一个LUT实现的例子
实际逻辑电路
LUT的实现方式
a,b,c,d 输入
逻辑输出
地址
RAM中存储的内容
0000
0
0000
0
0001
0
0001
0
....
0
...
0
1111
1
1111
1
2019/12/8
一般LUT结构
22
由 于 LUT 主 要 适 合 SRAM 工 艺 生 产 ， 所 以 目 前 大 部 分 FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电 后信息就会丢失，一定需要外加一片专用配置芯片， 在上电的时候，由这个专用配置芯片把数据加载到 FPGA中，然后FPGA就可以正常工作，由于配置时间很 短，不会影响系统正常工作。 也有少数FPGA采用反 熔丝或Flash工艺，对这种FPGA，就不需要外加专用 的配置芯片。
2019/12/8
15
• 标准单元模式的优点
o 比门阵列更加灵活的布图方式。 o 可以解决布通率问题，达到100%布通率。 o “标准单元”预先存在单元库中，可以提高布图
效率。 o 标准单元设计模式，由于其自动化程度高、设计
周期短、设计效率高。十分适用于ASIC的设计， 是目前应用最广泛的设计方法之一。
5
• 母片
2019/12/8
6
• 两种基本单元结构
基本单元的高度，宽度都是相等的，并按行排列。
2019/12/8
7
• 单元库中存放的信息
NAND3、电路图、逻辑图 版图：孔、引线 电路参数：扇入、扇出、门延迟时间
2019/12/8

超大规模集成电路与系统导论（附光盘）
第1章VLSI概论 1.1复杂性与设计 1.1.1设计流程举例1.1.2VLSI芯片的类型 1.2基本概念 1.3本书安排 1.4参考资料第1部分硅片逻辑第2章MOSFET逻辑设计 2.1理想开关与布尔运算 2.2MOSFET开关 2.3基本的CMOS逻辑门 2.3.1非门（NOT门） 2.3.2CMOS或非门（NOR门） 2.3.3CMOS与非门（NAND 门） 2.4CMOS复合逻辑门 2.4.1结构化逻辑设计 2.4.2异或门（XOR）和异或非门（XNOR） 2.4.3一般化的AOI和OAI逻辑门 2.5传输门（TG）电路逻辑设计 2.6时钟控制和数据流控制 2.7参考资料 2.8习题第3章CMOS集成电路的物理结构第4章CMOS集成电路的制造第5章物理设计的基本要素第2部分从逻辑到电子电路第6章MOSFET的电气特性第7章CMOS逻辑门电子学分析第8章高速CMOS逻辑电路设计第9章CMOS逻辑电路的高级技术第3部分VLSI系统设计第10章用Verilog——硬件描述语言描述系统第11章常用的VLSI系统部件第12章CMOS VLSI运算电路第13章存储器与可编程逻辑第14章系统级物理设第15章VLSI时钟和系统设计第16章VLSI电路的可靠性与测。

如果与 或门、 输或入门连 的接 输 可入都以可改以变， 称改为变与 或 ，阵 称 列为可与编-或程阵。 列都可编 程。
大规模集成电路概述
• 阵列图是用来描述PLD内部元件连 接关系的一种特别的逻辑图。
F1 = I1 I 2 + I1 I 2 I 3 I 4 F2 = I1 I 3 + I1 I 3 I 4 + I 2 F3 = I1 I 2 + I1 I 3 + I1 I 2 I 4
大规模集成电路概述
• 到20世纪80年代，开始推出两种规模更大， 使用效率更高的可编程逻辑器件：
– 复杂可编程逻辑器件CPLD（Complex Programmable Logic Device)
– 现场可编程门阵列FPGA（Field Programmable Gate Array）
– 它们都具有体系结构和逻辑单元灵活、集成度 高以及适用范围宽等特点。成为现在广泛使用 的可编程逻辑器件。
存储器
• ROM的分类
–固定只读存储器ROM –可编程只读存储器PROM –可编程可擦除只读存储器EPROM
• 动态存储元的优点是元件少、功耗低，成 本低，适合于构成大容量存储器，缺点是 需要进行周期性刷新，使得动态存储器ROM
– 只读存储器的整体结构和RAM的结构相似，也 是由译码电路、存储矩阵和读写电路构成。
– 具体的存储结构有很大区别
由于译码器是与 门结构，存储单 元是由或非门构 成，逻辑上看成 或门。所以ROM 可以看出是与阵 列固定，或阵列 可编程的PLD。
大规模集成电路概述
• PLD的分类 • 按与或阵列可编程性分类
–与阵列固定,或阵列可编程的PLD，可擦除可编 程只读存储器EPROM即属于此类PLD。