1、集成电路：
Integrated Circuit，缩写IC
通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。
2、摩尔定律：
集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小根号2倍，这就是摩尔定律。
理解： 基于市场竞争，不断提高产品的性能价格比是微电子技术发展的动力。
3、描述集成电路工艺技术水平的五个技术指标:
1.集成度（Integration Level）是以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。随着集成度的提高，使IC及使用IC的电子设备的功能增强、速度和可靠性提高、功耗降低、体积和重量减孝产品成本下降，从而提高了性能/价格比，不断扩大其应用领域，因此集成度是IC技术进步的标志。为了提高集成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等措施。为节省芯片面积普遍采用了多层布线结构，现已达到7层布线。晶片集成(Wafer Scale
Integration-WSI)和三维集成技术也正在研究开发。自IC问世以来，集成度不断提高，现正迈向巨大规模集成(Giga Scale Integration-GSl)。从电子系统的角度来看，集成度的提高使IC进入系统集成或片上系统(SoC)的时代。
2.特征尺寸 (Feature Size) /（Critical Dimension）特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。集成电路的特征尺寸向深亚微米发展，目前的规模化生产是0.18μm、0.15μm、0.13μm工艺， Intel目前将部分芯片生产制成转换到0.022μm（22nm)。
集成电路版图与⼯艺课程设计之⽤CMOS实现Y=AB+C电路与版
图
1 绪论
1.1 设计背景
集成电路设计（Integrated circuit design, IC design），亦可称之为超⼤规模集成电路设计（VLSI design），是指以集成电路、超⼤规模集
成电路为⽬标的设计流程。集成电路设计涉及对电⼦器件（例如晶体管、电阻器、电容器等）、器件间互连线模型的建⽴。所有的器件和互
连线都需安置在⼀块半导体衬底材料之上，这些组件通过半导体器件制造⼯艺（例如光刻等）安置在单⼀的硅衬底上，从⽽形成电路。
近些年来，集成电路技术发展迅猛，促使半导体技术不断地发展，半导体技术正在进⼊将整个系统整合在单⼀晶⽚上的时代。故对VLSI的版
图设计的要求也越来越⾼。Tanner软件可提供完整的集成电路设计环境，帮助初学者进⼊VLSI设计领域。本设计采⽤Tanner Tools Pro ⼯
具，对逻辑为Y=AB+C进⾏电路设计与仿真、版图设计与仿真，在报告中给出电路图、版图与仿真结果。
1.2 设计⽬标
设计⽬标逻辑：Y=AB+C
⽤CMOS⼯艺设计逻辑为Y=AB+C的电路和版图。因为CMOS是天然的反逻辑输出，所以需要先设计出逻辑为/Y=/（AB+C）的电路，再将
输出接⼊⼀个CMOS反相器实现逻辑功能。
设计电路图（Schematic）时，N⽹络A与B串联且与C并联，P⽹络A与B并联且与C串联，在N和P⽹络的交界节点接⼊反相器后引出输出
Y。
设计版图（Layout）时，在P型衬底（P-Sub）上进⾏制作，所以N-MOS管可以直接掺杂制作，⽽P-MOS管需要先制作⼀个N阱（N-
Well），并在N阱⾥制作P-MOS管。整个设计⽐较简单，仅仅使⽤单层⾦属布线（Meteal）。
导出电路和版图⽹表（spice）⽂件，⽤Tspice软件进⾏仿真波形，分析电路和版图是否设计正确性以及其性能如何。在LVS验证中匹配电
路原理图和版图逻辑和尺⼨匹配性，完成整个设计过程。
MOS管集成电路设计
题目：CMOS反相器电路仿真及版图设计
* 名： ***
学 号：***********
专 业： 通信工程
指导老师：***
2014年6月1日 - 1 - 摘 要
本文介绍了集成电路设计的相关思路、电路的实现、SPICE电路模拟软件和LASI7集成电路版图设计的相关用法。主要讲述CMOS反相器的设计目的、设计的思路、以及设计的过程，用SPICE电路设计软件来实现对反相器的设计和仿真。集成电路反相器的实现用到NMOS和PMOS各一个，用LASI7实现了其版图的设计。
关键字：集成电路 CMOS反相器 LTSPICE LASI7
目录
引言 ....................................................................................................................................... - 2 -
一、概述 ............................................................................................................................... - 2 -
1.1 MOS集成电路简介 .................................................................................................... - 2 -
1.2 MOS集成电路分类 .................................................................................................... - 2 -
CMOS模拟集成电路设计
CMOS模拟集成电路是一种基于互补金属氧化物半导体(CMOS)技术实现的集成电路，主要用于设计和制造各种模拟电路，如运放、滤波器、振荡器、功率放大器等。本文将介绍CMOS模拟集成电路设计的原理、方法和相关技术。
CMOS模拟集成电路的设计原理是基于CMOS技术中的n型和p型金属氧化物半导体场效应晶体管(NMOS和PMOS)。这两种晶体管互补工作在导通和截止之间，通过改变栅极电压来控制电流的流动。此外，CMOS技术还使用了源沟道结构和金属氧化物半导体(MOS)的结构特性，以提供可靠的电流和电压增益。
CMOS模拟集成电路设计的方法涉及到几个关键的步骤。首先，设计师需要进行电路架构设计，确定电路所需的功能和性能指标。然后，根据电路的需求，设计师需要选择和设计适当的基本电路单元，如差分放大器、共源共极放大器等。接下来，设计师需要利用各种仿真工具对电路进行模拟和验证，以确保电路的稳定性和可靠性。最后，设计师需要进行版图设计和布线，生成最终的集成电路布局。
在CMOS模拟集成电路设计过程中，设计师需要考虑到多种因素。首先，设计师需要选择适当的工艺和器件参数，以满足电路性能和功率需求。其次，设计师需要进行功耗和噪声分析，以优化电路的能耗和信号质量。此外，设计师还需要考虑温度和工作条件下电路的性能稳定性。
CMOS模拟集成电路设计中的一项重要任务是电路的性能评估和优化。设计师可以使用各种技术和工具来提高电路的性能，如电流镜设计、电源抑制技术、反相器结构优化等。此外，设计师还可以通过器件和工艺的改进来提高电路的性能。
总结起来，CMOS模拟集成电路设计是一项复杂的任务，需要设计师具备深厚的电路和器件知识，以及熟练的仿真和设计工具的使用。通过深入理解电路原理和方法，设计师可以设计出高性能和可靠的模拟集成电路。在未来，随着CMOS技术的不断发展和改进，CMOS模拟集成电路将在各种应用领域发挥越来越重要的作用。
