触发电路
相控触发电路是将控制信号转变为在触发滞后角触发可控整流器、交流调压器、直接降频变频器或有源逆变器中晶闸管的门极驱动脉冲的电路。
大、中功率的变流器广泛应用的是晶体管触发电路，其中以同步信号为锯齿波的触发电路应用最多。
晶闸管门极对触发电路的要求：
1）、触发信号要有一定的功率和幅值;
2）、触发信号要有一定的宽度;
3）、触发信号要有一定的陡度;
4）、触发信号要有一定的移相范围并与主电路同步。
1 .同步信号为锯齿波的触发电路
输出可为双窄脉冲（适用于有两个晶闸管同时导通的电路），也可为单窄
脉冲。三个基本环节：脉冲的形成与放大、锯齿波的形成和脉冲移相、同步环节。
1) 脉冲形成环节
V4、 V5 —脉冲形成 V7、 V8 —脉冲放大
控制电压 uco 加在 V4 基极上
脉冲前沿由V4导通时刻确定，脉冲宽度与反向充电回路时间常数 R11C3有关。 电路的触发脉冲由脉冲变压器TP 二次侧输出，其一次绕组接在V8集电极电路中。
2) 锯齿波的形成和脉冲移相环节
锯齿波电压形成的方案较多，如采用自举式电路、恒流源电路等；本电路采 用恒流源电路。
恒流源电路方案，由VI 、V2、V3和C2等元件组成
VI 、VS RP2和R3为一恒流源电路 3) 同步环节
要求触发脉冲的频率与主电路电源的频率相同且相位关系确定。
锯齿波是由开关V2管来控制的。
V2开关的频率就是锯齿波的频率一一由同步变压器所接的交流电压决定。 V2 由导通变截止期间产生锯齿波——锯齿波起点基本就是同步电压由正变
负的过零点。
V2截止状态持续的时间就是锯齿波的宽度一一取决于充电时间常数 4)
双窄脉冲形成环节 内双脉冲电路
V5、V6 构成“或”门
当V5 V6都导通时，V7、V8都截止，没有脉冲输出。 只要V5、V6有一个截止，都会使V7、V8导通，有脉冲输出。
隔60 的第二个脉冲是由滞后 60 相位的后一相触发单元产生(通过 V6)。
2．集成触发器
可靠性高，技术性能好，体积小，功耗低，调试方便。
晶闸管触发电路的集成化已逐渐普及，已逐步取代分立式电路。
KJ004 与分立元件的锯齿波移相触发电路相似 , 分为同步、锯齿波形成、移
同步
R1C1。
第一个脉冲由本相触发单元的 uco 对应的控制角
产生。
相、脉冲形成、脉冲分选及脉冲放大几个环节。
3个KJ004集成块和1个KJ041集成块，可形成六路双脉冲，再由六个晶体管进
行脉冲放大即可。
U sb
-15V
R 19
R13
RP i
R16
C4
8
c
w
oT
R2
R5
13
R2I
[|
RP6
R11 C 9
R15
RP3
R3
u p
u sc
{5
—tr
C7 §
i-IT
R17
5
R20
R14
RP2
R
?r
t
Z
R
2
of
nun
西
口
rCT
图3三相全控桥整流电路的集成触发电路
KJ041内部是由12个二极管构成的6个或门。
也有厂家生产了将图3-5全部电路集成的集成块，但目前应用还不多。
3.模拟与数字触发电路
以上触发电路为模拟的，优点：结构简单、可靠; 缺点：易受电网电压影响，触发脉冲不对称度较高，可达3 -4 ,精度低。
数字触发电路：脉冲对称度很好，如基于8位单片机的数字触发器精度可达0.7 ~1.5。
触发电路的定相一一触发电路应保证每个晶闸管触发脉冲与施加于晶闸管的交流电压保持固定、正确的相位关系。
措施:
触发电路定相的关键是确定同步信号与晶闸管阳极电压的关系。
图4三相全控桥中同步电压与主电路电压关系示意图
变压器接法：主电路整流变压器为D,y-11
同步变压器原边接入为主电路供电的电网，保证频率一致。
联结，同步变压器为D,y-11,5联结。
图5同步变压器和整流变压器的接法及矢量Ub
U A U B uc
4、触发电路的定相
表1三相全控桥各晶闸管的同步电压（采用上图变压器接法时）
为防止电网电压波形畸变对触发电路产生干扰，可对同步电压进行R-C滤波，当R-C滤波器滞后角为60时，同步电压选取结果如表2所示。
三相桥各晶闸管的同步电压（有滤波滞后）
表
实验一西门子TCA785集成触发电路实验 一、实验目的 (1)加深理解锯齿波集成同步移相触发电路的工作原理及各元件的作用。 (2)掌握西门子的Tca785集成锯齿波同步移相触发电路的调试方法。 二、实验所需挂件及附件 三、实验线路及原理 单相集成锯齿波同步移相触发电路的内部框图如图3-3所示。 Tca785集成块内部主要由“同步寄存器”、“基准电源”、“锯齿波形成电路”、“移相电压”和“锯齿波比较电路”和“逻辑控制功率放大”等功能块组成。 同步信号从TCA785的第5脚输出，“过零检测”部分对同步电压信号进行检测，当检测到同步信号过零时，信号送“同步寄存器”。 “同步寄存器”输出控制锯齿波发生电路，锯齿波的斜率大小由第9脚外接电阻和10脚外接电容决定；输出脉冲宽度由12脚外接电容的大小决定；14、15脚输出对应负半周和正半周的触发脉冲，移相控制电压从11脚输入。
图3-3 Tca785内部框图 典型应用电路如下图所示： 图3-4 Tca785锯齿波移相触发电路原理图
电位器RP1主要调节锯齿波的斜率，电位器RP2则调节输入的移相控制电压，脉冲从14、15脚输出，输出的脉冲恰好互差180O，可供单相整流及逆变实验用，各点波形请参考图3-5。 图3-5 单相集成锯齿波触发电路的各点电压波形(α=900)电位器RP1、RP2均已安装在挂箱的面板上，同步变压器副边已在挂箱内部接好，所有的测试信号都在面板上引出。 四、实验内容 (1)Tca785集成移相触发电路的调试。 (2)Tca785集成移相触发电路各点波形的观察和分析。
五、预习要求 阅读有关Tca785触发电路的内容，弄清触发电路的工作原理。 六、思考题 (1)Tca785触发电路有哪些特点? (2)Tca785触发电路的移相范围和脉冲宽度与哪些参数有关? 七、实验方法 (1) 将DJK01电源控制屏的电源选择开关打到“直流调速”侧,使输出线电压为200V（不能打到“交流调速”侧工作，因为DJK03-1的正常工作电源电压为220V 10%，而“交流调速”侧输出的线电压为240V。如果输入电压超出其标准工作范围，挂件的使用寿命将减少，甚至会导致挂件的损坏。在“DZSZ-1型电机及自动控制实验装置”上使用时，通过操作控制屏左侧的自藕调压器，将输出的线电压调到220V左右，然后才能将电源接入挂件），用两根导线将200V交流电压接到DJK03-1的“外接220V”端，按下“启动”按钮，打开DJK03-1电源开关，这时挂件中所有的触发电路都开始工作；用双踪示波器一路探头观测15V的同步电压信号，另一路探头观察Tca785触发电路，同步信号“1”点的波形，“2”点锯齿波，调节斜率电位器RP1，观察“2”点锯齿波的斜率变化，“3”、“4”互差1800的触发脉冲；最后观测输出的四路触发电压波形，其能否在30°～170°范围内移相? ①同时观察同步电压和“1”点的电压波形，了解“1”点波形形成的原因。 ②观察“2”点的锯齿波波形，调节电位器RP1，观测“2”点锯齿 波斜率的变化。 ③观察“3”、“4”两点输出脉冲的波形，记下各波形的幅值与宽度。 (2)调节触发脉冲的移相范围
43121556423156实验三：基本门电路及触发器 实 验 室： 实验台号： 日 期： 2016.10.7 专业班级： 姓 名： 学 号： 一、 实验目的 1.了解TTL 门电路的原理，性能好使用方法，验证基本门电路逻辑功能。 2.掌握门电路的设计方法。 3.验证J-K 触发器的逻辑功能。 4.掌握触发器转换的设计方法。 二、实验内容 （一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 （三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。 图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路 利用与非门和J-K 触发器设计并测试逻辑功能。 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+=' n n n B A C ='
A B F 三、实验原理图 图3-2与门电路 图3-3 异或门电路 图3-4半加器 四、实验结果及数据处理 1． 直接在实验原理图上标记芯片的引脚。 2． 写出实验结果。 （1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。） （2）半加器实验结果 (3) 表决电路结果 =1A B F
第八章集成触发器与时序逻辑电路 习题一 一、选择题 1.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 2．在下列触发器中，有约束条件的是。 A.主从J K F/F B.主从D F/F C.同步R S F/F D.边沿D F/F 3．一个触发器可记录一位二进制代码，它有个稳态。 A.0 B.1 C.2 D.3 E.4 4．存储8位二进制信息要个触发器。 A.2 B.3 C.4 D.8 5．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。 A.0 B.1 C.Q D.Q 6．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T=。 A.0 B.1 C.Q D.Q 7．对于D触发器，欲使Q n+1=Q n，应使输入D=。 A.0 B.1 C.Q D.Q 8．对于J K触发器，若J=K，则可完成触发器的逻辑功能。 A.R S B.D C.T D.Tˊ 9．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。 A.J=K=0 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=0 E.J=0,K=Q 10．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。 A.J=K=1 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=1 E.J=1,K=Q 11．欲使J K触发器按Q n+1=0工作，可使J K触发器的输入端。 A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=1 12．欲使J K触发器按Q n+1=1工作，可使J K触发器的输入端。 A.J=K=1 B.J=1,K=0 C.J=K=Q D.J=K=0 E.J=Q,K=0 13．欲使D触发器按Q n+1=Q n工作，应使输入D=。 A.0 B.1 C.Q D.Q 14．下列触发器中，克服了空翻现象的有。
J CP K S D R D Q Q S D R D D CP Q Q 43121556423156实验三：基本门电路及触发器 实 验 室： 实验台号： 日 期： 专业班级： 姓 名： 学 号： 一、 实验目的 二、实验内容 （一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 （三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。 图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路 利用与非门和J-K 触发器设计并测试逻辑功能。 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+=' n n n B A C ='
&A B &F 三、实验原理图 图3-2与门电路 图3-3异或门电路 图3-4半加器 四、实验结果及数据处理 1． 直接在实验原理图上标记芯片的引脚。 2． 写出实验结果。 （1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。） 输入 与门 异或门 A B F U o （V ） F 0 0 0 1 1 0 1 1 （2）半加器实验结果 (3) 表决电路结果 A n B n n S ' n C ' 0 0 0 1 1 0 1 1 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 =1A B F
华中科技大学 电子线路设计、测试与实验》实验报告 实验名称：集成运算放大器的基本应用 院（系）：自动化学院 地点：南一楼东306 实验成绩： 指导教师：汪小燕 2014 年6 月7 日
、实验目的 1）了解触发器的逻辑功能及相互转换的方法。 2）掌握集成JK 触发器逻辑功能的测试方法。 3）学习用JK 触发器构成简单时序逻辑电路的方法。 4）熟悉用双踪示波器测量多个波形的方法。 （5）学习用Verliog HDL描述简单时序逻辑电路的方法，以及EDA技术 、实验元器件及条件 双JK 触发器CC4027 2 片； 四2 输入与非门CC4011 2 片； 三3 输入与非门CC4023 1 片； 计算机、MAX+PLUSII 10.2集成开发环境、可编程器件实验板及专用电缆 三、预习要求 （1）复习触发器的基本类型及其逻辑功能。 （2）掌握D触发器和JK触发器的真值表及JK触发器转化成D触发器、T触发器、T 触发器的基本方法。 （3）按硬件电路实验内容（4）（5），分别设计同步3 分频电路和同步模4 可逆计数器电路。 四、硬件电路实验内容 （1）验证JK触发器的逻辑功能。 （2）将JK触发器转换成T触发器和D触发器，并验证其功能。 （3）将两个JK触发器连接起来，即第二个JK触发器的J、K端连接在一起， 接到第一个JK触发器的输出端Q两个JK触发器的时钟端CP接在一起，并输入1kHz 正方波，用示波器分别观察和记录CP Q、Q的波形（注意它们之间的时序关系），理解2分频、4分频的概念。 （4）根据给定的器件，设计一个同步3分频电路，其输出波形如图所示。然后组装电路，并用示波器观察和记录CP Q、Q的波形。 （5）根据给定器件，设计一个可逆的同步模4 计数器，其框图如图所示。图中，M为控制变量，当M=0时，进行递增计数，当M=1时，进行递减计数；Q、 Q为计数器的状态输出，Z为进位或借位信号。然后组装电路，并测试电路的输入、输出
第四章集成触发器 [题4.1] 选择题 1.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 2．在下列触发器中，有约束条件的是。 A.主从J K 触发器 B.主从D触发器 C.同步R S 触发器 D.边沿D触发器 3．一个触发器可记录一位二进制代码，它有个稳态。 A.0 B.1 C.2 D.3 4．存储8位二进制信息要个触发器。 A.2 B.3 C.4 D.8 5．下列触发器中，没有约束条件的是。 A.基本R S触发器 B.主从R S触发器 C.同步R S触发器 D.边沿D触发器 6．描述触发器的逻辑功能的方法有。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图 7．对于D触发器，欲使Q n+1=Q n，应使输入D= 。 A.0 B.1 C.Q D.Q 8．对于JK触发器，若J=K，则可完成触发器的逻辑功能。 A.RS B.D C.T D.Tˊ 9．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入 端。 A.J=K=0 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=0 10．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入 端。 A.J=K=1 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=1 11．欲使D触发器按Q n+1=Q n工作，应使输入D= 。 A.0 B.1 C.Q D.Q
12．下列触发器中，克服了空翻现象的有。 A.边沿D触发器 B.主从R S触发器 C.同步R S触发器 D.主从J K触发器 13．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T= 。 A.0 B.1 C.Q 14．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T= 。 A.0 B.1 C.Q 15．欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。 A.J=K=1 B.J=0,K=0 C.J=1,K=0 D.J=0,K=1 16．欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。 A.J=K=1 B.J=1,K=0 C.J=K=0 D.J=0 ,K=1 17．描述触发器的逻辑功能的方法有。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图 18．为实现将JK触发器转换为D触发器，应使。 A.J=D,K=1 B. K=D,J=1 C.J=K=D D.J=K=1 19.边沿式D触发器是一种稳态电路。 A.无 B.单 C.双 D.多 [题4.2] 判断题（正确打√，错误的打×） 1. D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。 （）2.RS触发器的约束条件R S=0表示不允许出现R=S=1的输入。 （）3.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（） 4.主从J K触发器、边沿J K触发器和同步J K触发器的逻辑功能完全相同。（） 5.对边沿J K触发器，在C P为高电平期间，当J=K=1时，状态会翻转一次。（） [题4.3] 填空题
触发电路 相控触发电路是将控制信号转变为在触发滞后角触发可控整流器、交流调压器、直接降频变频器或有源逆变器中晶闸管的门极驱动脉冲的电路。 大、中功率的变流器广泛应用的是晶体管触发电路，其中以同步信号为锯齿波的触发电路应用最多。 晶闸管门极对触发电路的要求: 1）、触发信号要有一定的功率和幅值； 2）、触发信号要有一定的宽度； 3）、触发信号要有一定的陡度； 4）、触发信号要有一定的移相范围并与主电路同步。 1 .同步信号为锯齿波的触发电路 输出可为双窄脉冲（适用于有两个晶闸管同时导通的电路），也可为单窄脉冲。三个基本环节：脉冲的形成与放大、锯齿波的形成和脉冲移相、同步环节。此外,有强触发和双窄脉冲形成环节. 图 1 同步信号为锯齿波的触发电路
1) 脉冲形成环节 V4、V5 —脉冲形成 V7、V8 —脉冲放大 控制电压u co加在V4基极上 脉冲前沿由V4导通时刻确定，脉冲宽度与反向充电回路时间常数R11C3有关。电路的触发脉冲由脉冲变压器TP二次侧输出，其一次绕组接在V8集电极电路中。 2)锯齿波的形成和脉冲移相环节 锯齿波电压形成的方案较多，如采用自举式电路、恒流源电路等；本电路采用恒流源电路。 恒流源电路方案，由V1、V2、V3和C2等元件组成 V1、VS、RP2和R3为一恒流源电路 3)同步环节 同步——要求触发脉冲的频率与主电路电源的频率相同且相位关系确定。 锯齿波是由开关V2管来控制的。 V2开关的频率就是锯齿波的频率——由同步变压器所接的交流电压决定。 V2由导通变截止期间产生锯齿波——锯齿波起点基本就是同步电压由正变负的过零点。 V2截止状态持续的时间就是锯齿波的宽度——取决于充电时间常数R1C1。 4) 双窄脉冲形成环节 内双脉冲电路 V5、V6构成“或”门 当V5、V6都导通时，V7、V8都截止，没有脉冲输出。 只要V5、V6有一个截止，都会使V7、V8导通，有脉冲输出。 第一个脉冲由本相触发单元的u co对应的控制角α产生。 隔60?的第二个脉冲是由滞后60?相位的后一相触发单元产生（通过V6）。2．集成触发器 可靠性高，技术性能好，体积小，功耗低，调试方便。 晶闸管触发电路的集成化已逐渐普及，已逐步取代分立式电路。 KJ004与分立元件的锯齿波移相触发电路相似,分为同步、锯齿波形成、移
实验三：基本门电路及触发器 实 验 室：信息学馆347 实验台号： 27 日 期： 专业班级： 机械130班 姓 名： 学 号： 2013309 一、 实验目的 1.了解TTL 门电路的原理、性能和使用方法，验证基本门电路逻辑功能。 2. 掌握门电路的设计方法。 3.验证J-K 触发器的逻辑功能。 4.掌握触发器转换的设计方法。 二、实验内容 （一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+='n n n B A C ='
&A B & F J CP K S D R D Q Q S D R D D CP Q Q 431215 5 6 42315 6 （三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。 图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路 利用与非门和J-K 触发器设计并测试逻辑功能。 三、实验原理图 图3-2与门电路 图3-3异或门电路 图3-4半加器 四、实验结果及数据处理 1． 直接在实验原理图上标记芯片的引脚。 =1 A B F
东北大学电子实验三基本门电路及触发器 公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]
实验三：基本门电路及触发器 实 验 室：信息学馆347 实验台号： 27 日 期： 专业班级： 机械130班 姓 名： 学 号： 2013309 一、 实验目的 1.了解TTL 门电路的原理、性能和使用方法，验证基本门电路逻辑功能。 2. 掌握门电路的设计方法。 3.验证J-K 触发器的逻辑功能。 4.掌握触发器转换的设计方法。 二、实验内容 （一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+='n n n B A C ='
&A B & F J CP K S D R D Q Q S D R D D CP Q Q 431215 5 6 42315 6 （三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。 图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路 利用与非门和J-K 触发器设计并测试逻辑功能。 三、实验原理图 图3-2与门电路 图3-3异或门电路 图3-4半加器 四、实验结果及数据处理 1． 直接在实验原理图上标记芯片的引脚。 =1 A B F
第九节门电路和触发器 电子电路通常分模拟电子电路和数字电子电路两大类。前面介绍的放大电路属于第一类，电路中的工作信号是连续变化的电信号(模拟信号)。数字电路的基本工作信号是二进制的数字信号，它在时间上和数值上是离散的，即不是连续渐变的，而且只有0和1两个基本数字，反映在电路上就是低电平和高电平两种状态。因此在稳态时，电路中的半导体器件都是工作在开、关状态。数字电路是由几种最基本的单元电路组成的。在这些基本单元中，对元件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态就可以了。数字电路中研究的主要问题是输入信号的状态(0或1)和输出信号的状态(0或1)之间的关系，即所谓逻辑关系，采用的数学工具是逻辑代数。 一、逻辑代数基础 在逻辑代数中变量具有二值性，即只有两个可能的取值“0”和“1”。 （一）基本的逻辑运算 逻辑代数的基本运算有三种，即“与”运算、“或”运算和“非”运算。 1．“与”运算也称“与”关系，它可表述为：当决定一事件的所有条件都具备之后，这事件才会而且一定会发生。在现实生活中，“与”逻辑关系很多，如图8-9－1，开关 A，B控制一盏灯Z。灯亮的条件是开关A、B同时合上。假定灯亮为“1”，不亮为“0”。开关合上为“1”。断开为“0”，把灯的状态和开关所处位置之间的关系列如表8-9-1 所示。这种表称真值表(或称功能表)，其逻辑表达式为， Z=A·B 所以“与”关系也称为逻辑乘。运算规则为：0·0＝0，0·1=0，1·0＝0，1·1＝1。 2．“或”运算：在决定一事件的各个条件中，只要具备一个或一个以上的条件，这事件就会发生，这样的因果关系称“或”逻辑关系。用并联的两个开关控制一盏灯，如图 8-9-2所示只要开关A或月有一个处于合上位置灯就会亮。按前面的假定来赋值“0”、“1”，可列出真值表如表8-9-2，其逻辑表达式为Z＝A+B。所以“或”关系也称为逻辑加。运算规则为：0+0＝0，0+1＝1，1＋0＝1，1+1＝1。
实验三：基本门电路及触发器 实验室：信息学馆347实验台号：27 日期：___________ --- 专业班级：机械130班姓名：学号：2013309 、实验目的 1. 了解TTL门电路的原理、性能和使用方法，验证基本门电路逻辑功能。 2. 掌握门电路的设计方法。 3. 验证J-K触发器的逻辑功能。 4. 掌握触发器转换的设计方法。 、实验内容 S n A n B n A n B n A n B n （一）验证以下门电路的逻辑关系 C n A n Bi 1. 用与非门（00）实现与门逻辑关系：F=AB F AB AB A B 2. 异或门（86）: （二）：门电路的设计（二选一） 1. 用74LS00和74LS86设计半加器. 2. 用TTL与非门设计一个三人表决电路。 ABC 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和74LS10芯片（三）验证JK触发器的逻辑关系 1. J-K触发器置位端、复位端及功能测试
图3-1 JK触发器(74LS112)和D触发器(74LS74) 2、设计J-K触发器转化成D触发器的电路 利用与非门和J-K触发器设计并测试逻辑功能 三、实验原理图 F 图3-2与门电路图3-3异或门电路 图3-4半加器 四、实验结果及数据处理 1.直接在实验原理图上标记芯片的引脚
2.写出实验结果。 (1)与门、异或门实验结果表(用数字万用表测量高低电平 1、0的电压值。) (2)半加器实验结果 决电路结果
(5) 输入端输出原态输出次态R D S D J K Q Q+1 01*** 1 A B C F 0000 0010 0100 0111 1000 1011 1101 1111决电路图(可以拍照 (4)表 图): A A
基本逻辑门电路知识介绍 1.1 门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等（用逻辑1表示高电平；用逻辑0表示低电平） 11.2 与门： 逻辑表达式F＝A B 即只有当输入端A和B均为1时,输出端Y才为1,不然Y为0.与门的常用芯片型号有:74LS08,74LS09等. 11.3 或门：逻辑表达式F＝A+ B 即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门的常用芯片型号有:74LS32等. 11.4．非门逻辑表达式F=A
即输出端总是与输入端相反.非门的常用芯片型号有:74LS04,74LS05,74LS06,74LS14等. 11.5．与非门 逻辑表达式 F=AB 即只有当所有输入端A和B均为1时,输出端Y才为0,不然Y为 1.与非门的常用芯片型号有:74LS00,74LS03,74S31,74LS132等. 11.6．或非门：逻辑表达式 F=A+B 即只要输入端A和B中有一个为1时,输出端Y即为0.所以输入端A和B均为0时,Y才会为1.或非门常见的芯片型号有:74LS02等. 11.7．同或门: 逻辑表达式F=A B+A B 11.8.异或门：逻辑表达式F=A B+A B
11.9.与或非门：逻辑表逻辑表达式F=AB+CD A D 11.10.RS触发器： 电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 工作原理 : 基本RS触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0,触发器置0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的
D触发器设计 一.实验目的 1.熟悉Hspice的用法以及网表的规则写法 1.熟悉cadence软件的使用以及如何利用cadence画版图 2.学会如何让对版图DRC验证和lvs检查 二.实验器材 安装有Virtuoso 软件和 Hspice 模拟电路仿真软件的计算机。 三.实验步骤 1.登陆用户名：icer 密码：123456 2.检查环境 （1）在icer目录下有display.drf和tech.file两个文件。 （2）有bd07.lvs，bd07.lpe，divaDRC.rul三个文件。这三个文件的位置可以为其他地方，但必须知道其路径。 （3）运行Virtuoso1）打开一个terminal; （2） terminal 内运行icfb&（3）注意：我是打开terminal，直接运行icfb&命令的。 （4）建立库和单元说明：库的名字包含自己的名字和学号的个人信息，以便检查。
如：刘丽萍（学号：07060241X08），建的库名为LLP06 建立一个单元，单元名字统一，以便出错时好处理：反相器单元名：INV。与非门单元名：NAND。D触发器单元名：DFF。（5）开始画DFF： （6）设计规则检查DRC检测 对 IC 版图做几何空间检查，以确保线路能够被特定加工工艺实现 。 要拷贝divaDRC.rul到/home/icer/lab里，lab是自己建的库名，每个人根据自己的情况而定。从Verify里选择DRC，如下图设置，点击OK。
（7）电气规则检查ERC检测 检查电源、地的短路，悬空器件和节点等电气特性。 （8）版图－>GDSII 格式转换 操作步骤： 执行：CIW－>File－>Export－>Stream，选择保存路径和版图路径。 （9）版图&原理图一致性检查－LVS 1.把版图的GDSII文件导出到含有LVS规则文件的目录； 2.把单元的hspice网单文件导出到含有LVS规则文件的目录； 3.更改LVS规则文件中的INDISK和PRIMARY值； 4.在控制终端的含LVS规则文件的目录下输入： ％LOGLVS
实验三：基本门电路及触发器 专业班级： 姓 学号： 一、 实验目的 1.了解TTL 门电路的原理、性能和使用方法，验证基本门电路逻辑功能， 2. 掌握门电路的设计方法。 3.验证J-K 触发器的逻辑功能。 4.掌握触发器转换的设计方法。 二、实验内容 （一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 （三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。 图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路 利用与非门和J-K 触发器设计并测试逻辑功能。 三、实验原理图 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+='n n n B A C ='
图3-2与门电路 图3-3异或门电路 图3-4半加器 四、实验结果及数据处理 1． 直接在实验原理图上标记芯片的引脚。 2． 写出实验结果。 （1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。） 输入 与门 异或门 A B F U o （V ） F 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 1 1 3 1 （2）半加器实验结果 (3) 表决电路结果 A n B n n S ' n C ' 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 =1 A B F
姓名：xxxxxxxxxxxxxxx学号：xxxxxxxxxx . 学院：计算机与电子信息学院专业：计算机类. 班级：xxxxxxxxxxxxxxxxxx时间：2019年10月18 日. 指导教师：xxxxxxxx . 实验名称：集成触发器及应 用. 一、实验目的 1、掌握RS、JK、D触发器的基本逻辑功能测试方法； 2、掌握时序电路的设计； 二、实验原理 触发器是构成时序电路的基本逻辑单元。它具有两个稳定状态，即“0”状态和“1”状态。只有在触发信号作用下，才能从原来的稳定状态转变为新的稳定状态。因此触发器是一种具有记忆功能的电路，可作为二进制存储单元使用。 触发器种类很多，按其功能可分为基本RS触发器、JK触发器、D触发器和T触发器等；按电路的触发方式又可分为电位触发器型、主从型、维阻型、边沿触发器型等。 基本RS触发器是各种触发器中最基本的组成部分，它能存贮一位二进制信息，但有一定约束条件。例如用与非门组成的RS触发器的R'、S'不能同时为“0”，否则当R’、S’端的“0”电平同时撤销后，触发器的状态不定。因此只R'=S'=0的情况不允许出现，也就是RS=0约束条件。 基本RS触发器的用途之一是作无抖动开关。例如在图4-1所示的电路中，当开关S 接通时，由于机械开关在扳动的过程中，存在接触抖动，使得F点电压从+5V直接跃降到0V一瞬间（几十毫秒），会发生多次电压抖动，相当产生连续多个脉冲信号。如果利用这种电路产生的信号去驱动数字电路，则可能导致电路发生误动作。
图4-1 这在某些场合是绝对不允许的，为了消除机械开关的抖动，可在开关S与输入端A 之间接入一个RS触发器（见图4-2所示）,就能使F端产生很清晰的阶跃信号。那么这种带RS触发器的开关通常称为无抖动开关（或称为逻辑开关）。而把有抖动的开关称为数据开关。 图4-2 TTL集成触发器主要有三种类型：锁存器、D触发器和JK触发器。锁存器是电位型触发器。由于它存在“空翻”，不能用于计数器和移位寄存器，只能用于信息寄存器。维阻D触发器，克服了“空翻”现象，所以称作维阻型触发器。 主从型触发器，虽然克服了“空翻”，但存在一次变化问题，即在CP=1期间，J、K 端若有干扰信号，触发器可能产生误动作，这就降低了它的抗干扰能力，因而使用范围受到一定的限制。边沿触发型JK触发器抗干扰性能较好，故应用广泛。 图4-3是集成JK、D触发器的逻辑符号。图中RD为复位输入端，SD为置位输入端，端旁的小圆圈表示低电平驱动。当SD和RD端有加“0”信号驱动时，触发器的状态不受CP及控制输入端所处状态的影响。CP为时钟输入端，在SD=RD=1时，只有在CP 脉冲的作用时才使触发器状态更新。CP端有小圆圈，表示该触发器在CP产脉冲的负沿时翻转。CP端没有小圆圈，表示该触发器在CP脉冲的正沿时翻转。在部分国外的触发器符号中，CP端的小圆圈上加有尖角标志，表示该触发器是负沿触发器的边沿触发器，如图4-3(C)所示。J、D、K为触发器的控制信号输入端，它们是触发器更新状态的数据。若J、K、D有两个或两个以上的输入端时，就将这些端子画成与门的形式，如图4.3(a)、（b）中所示。Q和Q’为两个互补输出端，通常把Q=1，Q’=0的状态，定为触发器的1状态，而把Q=0，Q’=1的状态定为触发器的0状态。
第一节基本逻辑门电路 １、１门电路得概念: 实现基本与常用逻辑运算得电子电路，叫逻辑门电路。实现与运算得叫与门,实现或运算得叫或门,实现非运算得叫非门，也叫做反相器，等等（用逻辑1表示高电平;用逻辑０表示低电平) １1、２与门： 逻辑表达式F＝A Ｂ 即只有当输入端A与B均为1时,输出端Y才为１，不然Y为0、与门得常用芯片型号有：74ＬＳ08，７4LS09等、 1１、3 或门: 逻辑表达式F=Ａ+ B 即当输入端A与B有一个为1时，输出端Y即为1,所以输入端A与B均为0时，Ｙ才会为Ｏ、或门得常用芯片型号有：74LS3２等、 11、4.非门逻辑表达式F=Ａ 即输出端总就是与输入端相反、非门得常用芯片型号有:７4LS04，７4ＬS0５,74LＳ0６，７4LS14等、 11、５.与非门逻辑表达式 F=AB 即只有当所有输入端Ａ与B均为1时，输出端Y才为0，不然Y为１、与非门得常用芯片型号有：74ＬS０0，74LS03，７４S3１,74LS1３2等、 11、6。或非门: 逻辑表达式F=A+B
即只要输入端A与B中有一个为1时,输出端Ｙ即为０、所以输入端A与B均为0时,Ｙ才会为1、或非门常见得芯片型号有：７４LS02等、 1１、7。同或门: 逻辑表达式F=Ａ B+Ａ B Ａ F B 11、8、异或门：逻辑表达式Ｆ=A Ｂ+Ａ B Ａ Ｆ B 、9、与或非门：逻辑表逻辑表达式F=AB＋CD Ａ B C F １、10、RＳ触发器: 电路结构 把两个与非门Ｇ1、G2得输入、输出端交叉连接，即可构成基本RS触发器,其逻辑电路如图7．2．1、（ａ)所示.它有两个输入端R、Ｓ与两个输出端Q、Ｑ. 工作原理 : 基本ＲS触发器得逻辑方程为: =1 =1 ＆ ≥1
电力电子实验报告 ---西门子TCA785集成触发电专业：计算机控制技术 年级：2011 级 姓名：樊益明 学号： 20113042 指导教师：王仕旭 阿坝师专电子信息工程系
西门子TCA785集成触发电路 一、实训目的 (1) 熟悉TCA785集成触发电路的工作原理及电路中各元件的作用。 (2) 掌握TCA785集成触发电路的调试方法。 (3) 熟悉TCA785集成触发电路各主要观测点的波形测量与分析。 二、实训所需挂件及附件 三、实训线路及原理 TCA785是德国西门子(Siemens)公司于1988年前后开发的第三代晶闸管单片移相触发集成电路。与原有的KJ系列或KC系列晶闸管移相触发电路相比，它对零点的识别更加可靠，输出脉冲的齐整度更好，而移相范围更宽，且由于它输出脉冲的宽度可人为自由调节，所以适用范围较广。 西门子TCA785集成触发电路的内部框图如图3-6所示 图:TCA785集成电路内部框图
TCA785集成块内部主要有“同步寄存器”、“基准电源”、“锯齿波形成电路”、“移相电压”、“锯齿波比较电路”和“逻辑控制功率放大”等功能块组成。 同步信号从TCA785集成电路的第5脚输入，“过零检测”部分对同步电压信号进行检测，当检测到同步信号过零时，信号送“同步寄存器”。 “同步寄存器”输出控制锯齿波发生电路，锯齿波的斜率大小由第9脚外接电阻和10脚外接电容决定；输出脉冲宽度由12脚外接电容的大小决定；14、15脚输出对应负半周和正半周的触发脉冲，移相控制电压从11脚输入。 其具体电路如图3-7所示 图:TCA785集成触发电路
图：TCA785集成触发电路仿真图 电位器RP1主要调节锯齿波的斜率，电位器RP2则调节输入的移相控制电压，脉冲从14、15脚输出，输出的脉冲恰好互差180°，可供单相整流及逆变实验用，各点波形可参考图3-8。电位器RP1、RP2均已安装在挂箱的面板上，同步变压器副边已在挂箱内接好，所有的测试点都已在面板上引出。 电源仿真 Tp1仿真
第一节基本逻辑门电路 门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等（用逻辑1表示高电平；用逻辑0表示低电平） 与门： 逻辑表达式F＝A B 即只有当输入端A和B均为1时,输出端Y才为1,不然Y为0.与门的常用芯片型号有:74LS08,74LS09等. 或门：逻辑表达式F＝A+ B 即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门的常用芯片型号有:74LS32等. ．非门逻辑表达式F=A 即输出端总是与输入端相反.非门的常用芯片型号有:74LS04,74LS05,74LS06,74LS14等. ．与非门逻辑表达式 F=AB 即只有当所有输入端A和B均为1时,输出端Y才为0,不然Y为1.与非门的常用芯片型号有:74LS00,74LS03,74S31,74LS132等. ．或非门：逻辑表达式 F=A+B 即只要输入端A和B中有一个为1时,输出端Y即为0.所以输入端A和B均为0时,Y才会为1.或非门常见的芯片型号有:74LS02等. ．同或门: 逻辑表达式F=A B+A B .异或门：逻辑表达式F=A B+A B
A .与或非门：逻辑表逻辑表达式F=AB+CD A D 触发器： 电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 工作原理 : 基本RS触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0,触发器置0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。 同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S 端和R端都画有小圆圈。
实验十集成单稳态触发及其应用电路 一、实验目的 1、熟悉单稳态触发器的内部结果和工作原理 2、了解单稳态触发器与前面介绍的触发器的不同之处 3、学会它的参数计算 二、预习要求 1、预习由门电路组成的单稳态触发器的工作原理 2、了解74LS141集成单稳态触发器的内部结构和工作原理 3、区别集成单稳态触发器与其他触发器的不同之处 三、实验原理 1、单稳态触发器的特点 （1）电路有一个稳态一个暂态 （2）在外来触发信号作用下，电路由稳态翻转到暂稳态 （3）暂稳态是一个不能长久保持的状态，由于电路中RC延时环节的作用，经过一段时间后，电路会自动返回到稳态。暂稳态的持续时间取决于RC电路的参数值． 2、集成单稳74121的组成和工作原理 电路由触发信号控制电路、微分型单稳态触发器以输出脉冲电路组成。实际管脚如图10-1 图 10-1 74121功能管脚图 3、TTL集成器件74121是一种不可重复触发集成单稳态触发器，它的触发和定时方式如下：（1）触发方式：若A1、A2两个输入中有一个或两个为低电平，B发生由0到1的正跳变若B和A1、A2中的一个为高电平，输入中有一个或两个产生由1到0的负跳变，如表10-1示 表 10-1 H
（2）定时 单稳态电路的定时取决于定时电阻和定时电容的数值。74121的定时电容连接在芯片的10、11引脚之间。若输出脉冲宽度较宽，而采用电解电容时，电容C的正极接在输入脚10。对于定值电阻，使用者可以有两种选择：利用内部定时电阻（2K），此时将9号引脚接至电源14脚。当采用外节定时电阻（1.4—40K）此时，9脚悬空，电阻接在11、14脚之间。4、利用两片74121组成多谐振荡器如图10-2所示 （1）工作原理：设当电路处于Q1=0，Q2=0时，将开关S打开，电路开始振荡，其工作过程如下：在起始时，单稳态触发器1的A1为低电平，开关S打开瞬间，B端产生正跳变，单稳1被触发，Q1输出正脉冲，其脉冲宽度0.7R1C1，当单稳1暂稳态结束时，Q1的下降沿触发单稳2，Q2端输出正脉冲，此后，Q2的下降沿又触发单稳1，如此周而复始地产生振荡，其振荡周期为T=0.7（R1C1+R2C2） 图 10-2 由74121构成的多谐振荡器 四、实验步骤与要求 １．在预习阶段，按本实验要求设计好实验线路（包括计算选择好相应的电阻和电容）．２．按所设计的电路图接线． ３．按所给定的要求，输入给定信号，检测其输出信号，是否满足设计要求． ４．调整外置电容或电阻值，检测其单稳态时间是否按规律进行变化． ５．写出实验报告． 实验思考 1、如果触发脉冲宽度大于单稳态触发器输出脉冲，电路会产生什么现象？应如何解决？ 2、用集成单稳74121产生输出脉宽等于3ms的脉冲信号，如采用内部定时电阻，试问外接电容C ext应取何值？
第三章 触发器和基本门电路 8. 列电路中，实现逻辑功能n n Q Q =+1的是 。 )(A )(B )(C (D) 33. 三态门输出高阻状态时， 是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 41．C M O S 数字集成电路与T T L 数字集成电路相比突出的优点是 。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 44．在下列触发器中，有约束条件的是 。 A.主从J K F /F B.主从D F /F C.同步R S F /F D.边沿D F /F 45．一个触发器可记录一位二进制代码，它有 个稳态。 A.0 B.1 C.2 D.3 E.4 46．存储8位二进制信息要 个触发器。 A.2 B.3 C.4 D.8 47．对于T 触发器，若原态Q n =0，欲使新态Q n +1=1，应使输入T = 。 A.0 B.1 C.Q D.Q 48．对于T 触发器，若原态Q n =1，欲使新态Q n +1=1，应使输入T = 。 A.0 B.1 C.Q D.Q 49．对于D 触发器，欲使Q n +1=Q n ，应使输入D = 。 A.0 B.1 C.Q D.Q 50．对于J K 触发器，若J =K ，则可完成 触发器的逻辑功能。 A.R S B.D C.T D.T ˊ 1C > D 1 CP Q Q 1C > J 1 K 1 CP Q Q 1C > N 1 CP Q Q 0 1C > D 1 CP Q Q
57．下列触发器中，没有约束条件的是。 A.基本R S触发器 B.主从R S触发器 C.同步R S触发器 D.边沿D触发器 58．描述触发器的逻辑功能的方法有。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图 59．为实现将J K触发器转换为D触发器，应使。 A.J=D,K=D B.K=D,J=D C.J=K=D D.J=K=D 60.边沿式D触发器是一种稳态电路。 A.无 B.单 C.双 D.多 1.时序逻辑电路中一定包含—————— A.触发器B组合逻辑电路C移位寄存器D译码器 2.对于J K触发器，输入J=0k=1，C L K脉冲作用后，触发器的次态应为---- A0B1C d D不变 5J K触发器在C L K脉冲作用下，欲使Q n+1=Q n，则输入信号应为--- A J=0K=0 B J=Q K=Q非 C J=Q非K=Q D J=Q K=0 18R S锁存器的无效状态发生在----- A S=1R=0 B S=0R=1 C S=1R=1 D S=0R=0 填空题 20触发器有个稳态，存储8位二进制信息要个触发器. 21一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=且R=的信号。 1.触发器有两个互补的输出端Q、Q，定义触发器的1状态 为，0状态为，可见触发器的状态指的是端的状态. 2.一个基本R S触发器在正常工作时，不允许输入R=S=1的信号， 因此它的约束条件是。 24在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的，触发方式为式或式的触发器不会出现这种现象. 51 RAM与ROM的区别是。