当前位置：文档之家 › 时序电路的基本分析与设计方

时序电路的基本分析与设计方

  • 格式：doc
  • 大小：443.00 KB
  • 文档页数：8

时序逻辑电路

时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路中必须含有具有记忆能力的存储器件。

时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。

一、时序电路的基本分析和设计方法

（一）分析步骤

1．根据给定的时序电路图写出下列各逻辑方程式：

（1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。

2．将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。

3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。

4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。

【例1】分析时序电路

（1）时钟方程：CPCPCPCP012

输出方程：nnQQY21

驱动方程：nnnnnnQKQJQKQJQKQJ202001011212

（2）求状态方程

JK触发器的特性方程：nnnQKQJQ1

将各触发器的驱动方程代入，即得电路的状态方程：

nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212 （3）计算、列状态表

nnnnnnnnQQYQQQQQQ21210011112

（4）画状态图及时序图

（5）逻辑功能

有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：

000→001→011→111→110→100→000→…

所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。

【例2】：分析图6.2.4电路的功能。

1．时钟方程：

CPCP0nQCP01CPCP2

2．激励方程：

nQJ20nQJ01nnQQJ012

0K1 11K12K

0Q Q0

J0

K0 J1

K1 Q1

Q1 J2

K2 Q2

Q2

CP

图6.2..4 逻辑电路图

3．状态方程：

)(CP 0210nnnQQQ

)( n01011QQQQnnn

)(CP 21012nnnnQQQQ

4．状态转换表：

表6.2.2 状态转换表

态序 Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1

0 0 0

0 0 0 1

1 0 0 1 0 1 0

2 0 1 0 0 1 1

3 0 1 1 1 0 0

4 1 0 0 0 0 0

5 1 0 1 0 1

0

6 1 1 0 0 1 0

7 1 1 1 0 0 0

5．状态转换图：

000001010011100101110111

图6.2.5 例状态图

6．逻辑功能说明：

为异步五进制加法计数器。

（二）同步时序逻辑电路的设计步骤

（1）根据设计要求，设定状态，导出对应状态图或状态表。

（2）状态化简。原始状态图（表）通常不是最简的，往往可以消去一些多余状态。消去多余状态的过程叫做状态化简。（输入相同时、输出相同、且转换的状态也相同的状态叫做等价状态）

（3）状态分配，又称状态编码。

（4）选择触发器的类型。触发器的类型选得合适，可以简化电路结构。

（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。

（6）根据输出方程和驱动方程画出逻辑图。

（7）检查电路能否自启动。

【例1】设计一时序电路，实现下图所示的状态图：

000→001→010→011

↓/0

110←101←100 /0 /0 /0 /0 /0 排列顺序：

/Y nnnQQQ012

/1

由于已给出了二进制编码状态图，设计直接从第4步开始。 （1）选择触发器，求时钟方程、输出方程、状态方程

因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。

由于要求采用同步技术方案，故时钟方程为：CPCPCPCP210

利用卡诺图得到输出方程：

nnQQY21

利用次态卡诺图得到状态方程：

变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程.

nnnQKQJQ1

nnQQJ120、10K

nQJ01、nnQQK021

nnQQJ012、nQK12

（3）作逻辑电路图

（4）检查电路能否自启动

将无效状态111代入状态方程计算：

000121201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ

可见111的次态为有效状态000，电路能够自启动。

计数器

在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101

【例】 用74LS163来构成一个十二进制计数器。

（1）写出状态SN-1的二进制代码。SN-1＝S12-1＝S11＝1011

（2）求归零逻辑。nnnNNQQQPPPPLDCR013111111,

（3）画连线图。

【例】用74LS161来构成一个十二进制计数器。

74161是十六进制异步计数器，采用异步清零、同步置数工作方式。

用异步清零端CR归零：

SN＝S12＝1100nnQQCR23

用同步置数端LD归零：

SN-1＝S11＝1011nnnQQQLD013

寄存器

能够暂存数码（或指令代码）的数字部件称为寄存器。寄存器根据功能可分为数码寄存器和移位寄存器两大类。

一、数码寄存器

寄存器要存放数码，必须要存得进、记得住、取得出。因此寄存器中除触发器外，通常还有一些控制作用的门电路相配合。图5.17为由D触发器组成的4位数码寄存器。在存数指令（CP脉冲上升沿）的作用下，可将预先加在各D触发器输入端的数码，存入相应的触发器中，并可从各触发器的Q端同时输出，所以称其为并行输入、并行输出的寄存器。

二、单向移位寄存器

由D触发器构成的4位右移寄存器如图5.18所示。CR为异步清零端。左边触发器的输出接至相邻右边触发器的输入端D，输入数据由最左边触发器FF0的输入端D0接入。

时序逻辑电路例题解读

[5.8] 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。

[解] 图P5.8电路为七进制计数器。计数顺序是3－9循环。

[5.9] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。

[解] 这是一个十进制计数器。计数顺序是0－9循环。

[5.10]试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。

[解] 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A5.10(a)、(b)所示。

[5.11]试分析图P5.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。 [解] M=1时为六进制计数器，M=0时为八进制计数器。

6.2试分析图题6.2所示时序逻辑电路，列出状态表，画出状态图和波形图。

1J1KC1┌┌1J1KC1┌┌1Q0QCPZ&1=1FF01FFX

6.2解：图题6.2所示电路属于同步时序逻辑电路，其中Q1Q0是触发器的输出状态，X、Z分别是电路的输入和输出信号。分析过程如下：

1. 写出各逻辑方程：

驱动方程：J0=K0=1

J1=K1=nQX0

将驱动方程代入JK触发器的特性方程nnnQKQJQ1，得：

次态方程：nnQQ010

nnnnnnnQQXQQXQQXQ10101011)()()(

输出方程： nnQQZ01

2. 列出状态表如表解6.2所示。3. 画出状态图及波形图如图解6.2所示。4. 逻辑功能分析

由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从11→10→01→00→11循环变化。所以该电路是一个可控的四进制计数器，其中Z是进位信号输出端。

表解6.2

S X

0 1

Q1n Q0n Q1n+1 Q0n+1 Z Q1n+1 Q0n+1 Z

0

0

1

1 0

1

0

1 0

1

1

0 1

0

1

0 0

0

0

1 1

0

0

1 1

0

1

0 0

0

0

1

合集下载

数电基础：时序逻辑电路

数电基础：时序逻辑电路

数电基础：时序逻辑电路

虽然每个数字电路系统可能包含有，但是在实际应⽤中绝⼤多数的系统还包括，我们将这样的系统描述为时序电路。

时序电路是由最基本的加上反馈逻辑回路（输出到输⼊）或器件组合⽽成的电路，与最本质的区别在于时序电路具有记忆功能。

1. 简介 是数字逻辑电路的重要组成部分,时序逻辑电路⼜称,主要由 存储电路 和 组合逻辑电路 两部分组成。它和我们熟悉的其他电路

不同,其在任何⼀个时刻的输出状态由当时的输⼊信号和电路原来的状态共同决定,⽽它的状态主要是由存储电路来记忆和表⽰的。同时时序

逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路⽽⾔,往往具有难度⼤、电路复杂并且应⽤范围⼴的特点 。

在数字电路通常分为和时序逻辑电路两⼤类，组合逻辑电路的特点是输⼊的变化直接反映了输出的变化，其输出的状态仅取决于输⼊的当前

的状态，与输⼊、输出的原始状态⽆关，⽽是⼀种输出不仅与当前的输⼊有关，⽽且与其输出状态的原始状态有关，其相当于在组合逻辑的

输⼊端加上了⼀个反馈输⼊，在其电路中有⼀个存储电路，其可以将输出的状态保持住，我们可以⽤下图的框图来描述时序电路的构成。

从上⾯的图上可以看出，其输出是输⼊及输出前⼀个时刻的状态的函数，这时就⽆法⽤组合逻辑电路的函数表达式的⽅法来表⽰其输出函数

表达式了，在这⾥引⼊了现态（Present state)和次态（Next State)的概念,当现态表⽰现在的状态（通常⽤Qn来表⽰），⽽次态表⽰输⼊

发⽣变化后其输出的状态 （通常⽤Qn+1表⽰），那么输⼊变化后的输出状态表⽰为

Qn+1=f(X,Qn)，其中：X为输⼊变量。

组合电路和存储元件互联后组成了时序电路。存储元件是能够存储信息的电路。存储元件在某⼀时刻存储的⼆进制信息定义为该时刻

存储元件的状态。时序电路通过其输⼊端从周围接受⼆进制信息。时序电路的输⼊以及存储元件的当前状态共同决定了时序电路输出

的⼆进制数据，同时它们也确定了存储元件的下⼀个状态。时序电路的输出不仅仅是输⼊的函数，⽽且也是存储元件的当前状态的函

电子电路中的时序问题解析

电子电路中的时序问题解析

电子电路中的时序问题解析

时序问题是电子电路中常见的一类问题，涉及到信号在电路中的传输和处理的时间序列。解决时序问题对于电子电路的设计和性能优化至关重要。本文将介绍时序问题的基本概念和解决方法。

1. 时序问题的定义和分类

在电子电路中，时序问题指的是信号的时序关系在电路中是否能够满足要求。时序问题可以分为两大类：同步时序问题和异步时序问题。同步时序问题是指信号的时钟周期和延时能否满足要求，而异步时序问题是指信号的到达时间和处理时间的差异是否会导致错误。

2. 同步时序问题的解决方法

同步时序问题主要通过时钟周期和延时的设计来解决。首先，需要确定系统的时钟频率和时钟周期。然后，根据时序要求，设计各个模块的延时电路，以确保信号在正确的时间到达目标模块。此外，还需要考虑时钟的稳定性和抖动问题，以减小时序误差的影响。

3. 异步时序问题的解决方法

异步时序问题是较为复杂的问题，通常需要进行时序分析和处理器设计。时序分析可以通过建模和仿真工具来实现，以预测信号的到达时间和处理时间之间的差异。在处理器设计中，需要采取一些措施来解决时序问题，如插入延时元件、使用同步信号等，以确保信号的稳定传输和正确处理。 4. 时序问题的优化和调试

在电子电路设计中，时序问题的出现可能会导致电路性能下降甚至故障。因此，需要进行优化和调试以解决时序问题。优化方面，可以采用时序约束和布线技巧来改善时序性能。调试方面，可以通过时序分析、波形查看和逻辑分析等方法来诊断和修复时序错误。

5. 时序问题的注意事项

在解决时序问题时，需要注意以下几个方面。首先，需要明确时序要求，包括时钟频率、延时限制等。其次，要充分了解设备和模块的特性，以便合理设计时序电路。此外，需要进行充分的验证和测试，以确保电路在不同工作条件下都能满足时序要求。最后，需要及时跟踪和解决时序问题，以避免问题的扩大和影响整个电路系统。

综上所述，电子电路中的时序问题是一个重要的设计和优化问题。通过合理的设计和调试，能够有效解决时序问题，并提升电路性能和可靠性。通过深入理解时序问题的概念和解决方法，我们可以更好地应对时序挑战，实现电子电路的可靠运行和高效工作。

用波形图法分析时序逻辑电路

用波形图法分析时序逻辑电路

用波形图法分析时序逻辑电路

摘要：时序逻辑电路在现代电子工程中扮演着重要的角色，它由一组基本电子元件构成，可以存储、处理和传输信号。本文通过波形图法来分析时序逻辑电路的工作原理和时序行为，详细介绍了时序逻辑电路设计中的一些关键问题，如时钟信号的生成、时序运算的实现、状态转移的控制等。通过实验结果的分析，本文证明了波形图法在分析时序逻辑电路中的有效性和应用价值。

关键词：时序逻辑电路，波形图，时钟信号，状态转移，应用价值。

正文：

一、时序逻辑电路的概述

时序逻辑电路是指电子系统中的一类电路，其功能是在一定的时序条件下进行信号的存储、处理和传输，实现特定的系统任务。时序逻辑电路主要由触发器、计数器、状态机等基本电子元件构成。

二、波形图法的原理和应用

波形图法是一种图形化的分析方法，它可以直观地表示出时序逻辑电路中信号的变化规律。波形图法的基本原理是将时序信号波形按时间轴排列，并用线段连接各个波形点，形成一个连续的曲线。

在分析时序逻辑电路时，波形图法可以用来研究电路的工作原理、时序行为和时序参数等。通过合理的波形图设计和分析，可以有效地发现和排除时序逻辑电路中的故障和问题，提高电路的可靠性和稳定性。

三、时序逻辑电路设计中的重点问题

在时序逻辑电路的设计和实现中，存在一些重点问题需要特别关注。例如，时钟信号的生成和稳定性、时序运算的实现以及状态转移的控制等。

时钟信号的生成：时钟信号是时序逻辑电路中的重要信号之一，它用来同步电路各个部件的工作，保证电路的正确性和可靠性。时钟信号的生成可以通过基本的RC振荡电路或者晶体振荡器实现。

时序运算的实现：时序逻辑电路中的时序运算是指通过各种基本电子元件实现时序信号的比较、计数、累加、判断等运算，以完成特定的系统任务。时序运算的实现需要进行电路的精确设计和匹配，以保证电路的正确性。

状态转移的控制：时序逻辑电路在处理信号时需要进行状态转移，状态转移可以通过各种方法实现，例如使用计数器、状态机等。状态转移的控制需要根据电路的具体需求进行设计，以满足各种复杂的逻辑运算。

同步时序逻辑电路的分析方法

同步时序逻辑电路的分析方法

路漫漫其修远兮，吾将上下而求索 - 百度文库

1 时序逻辑电路的分析方法

时序逻辑电路的分析：根据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后得出它的功能。

同步时序逻辑电路的分析方法

同步时序逻辑电路的主要特点：在同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲信号CP来触发，它只控制触发器的翻转时刻，而对触发器翻转到何种状态并无影响，所以，在分析同步时序逻辑电路时，可以不考虑时钟条件。

1、 基本分析步骤

1）写方程式：

输出方程：时序逻辑电路的输出逻辑表达式，它通常为现态和输入信号的函数。

驱动方程：各触发器输入端的逻辑表达式。

状态方程：将驱动方程代入相应触发器的特性方程中，便得到该触发器的状态方程。

2）列状态转换真值表：

将电路现态的各种取值代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。如现态的起始值已给定时，则从给定值开始计算。如没有给定时，则可设定一个现态起始值依次进行计算。

3）逻辑功能的说明：

根据状态转换真值表来说明电路的逻辑功能。

4）画状态转换图和时序图：

状态转换图：是指电路由现态转换到次态的示意图。

时序图：是在时钟脉冲CP作用下，各触发器状态变化的波形图。

5）检验电路能否自启动

关于电路的自启动问题和检验方法，在下例中得到说明。 路漫漫其修远兮，吾将上下而求索 - 百度文库

2 2、 分析举例

例、试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。

解：由上图所示电路可看出，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此，它是一个同步时序逻辑电路，时钟方程可以不写。

① 写方程式：

输出方程：

驱动方程：

状态方程：

② 列状态转换真值表：

状态转换真值表的作法是：

从第一个现态“000”开始，代入状态方程，得次态为“001”，代入输出方程，得输出为“0”。 路漫漫其修远兮，吾将上下而求索 - 百度文库