cadence软件画版图操作cadence软件操作1、原理图设计电路的原理图设计和许多的电路设计软件是类似的，这⾥⼤致介绍⼀下基本的操作。
⾸先是新建⼀个cell的原理图：library manager》file》new》cellview》这⾥设置元件名以及类型。
这⾥也可以选择其他类型。
其中⽐较重要的就是schematic和layout，后⾯也会提到。
这要记住如何新建。
这⾥使⽤的tool是Composer-schematic，⽽后⾯的版图设计采⽤virtuoso即可设计版图。
新建完成后会⾃动打开编辑器。
通过编辑，可以得到所需的电路。
这⾥看⼀下设计的基本界⾯。
和Multisim等电路软件类似，左侧是菜单栏，⽤于执⾏操作。
其中重要的有四个：导⼊元件、连线、标记、输⼊输出。
分别在图中的倒数第7、6、4、3，掌握这⼏个就可以绘制基本的原理图。
其中注意该软件的通⽤快捷键：q，在使⽤esc退掉其他指令后，选中某个⽬标，按q即可得到设计的属性。
对于新⼿⽽⾔，不能修改错误是难受的。
在q内可以修改所有设置的值。
2、前仿真前仿真，⾸先要有原理图。
步骤和前⾯的操作基本⼀致。
只不过加⼊了激励信号。
由于使⽤的是模拟仿真器，所以只能采⽤模拟信号源。
（数模混合仿真有时间再记录）注意，如果想要仿真⾃⼰的原理图，需要封装。
⼀⽅⾯可以将原理图内部的标识隔离，⼀⽅⾯⽅便区分顶层和⼦模块。
封装就是在design》create cellview》from cellview即可。
注意要区分保存和检查。
保存并未导⼊⼯程，在后⾯的操作中如果提⽰某个⽂件不⼀致，很有可能就是只是保存⽽没有检查。
在原理图设计界⾯的菜单栏第⼀项tools》analog environment可以进⼊仿真界⾯。
图中配置在使⽤模拟信号仿真时可以不更改。
分析⽤于选择仿真时间。
观察点就是选择要呈现的波形。
右下⾓的红绿灯可以⽤于开始仿真。
3、板图设计先看⼀下界⾯：常⽤功能：shift+z：缩⼩ctrl+z：放⼤（⼀般采⽤右键框选可以放⼤特定的区域）shift+k：清除尺⼦q：属性o：通孔选择p：路径连接shift+f：版图视图ctrl+f：元件视图其他的功能可以在左侧菜单栏⼀⼀验证，这⾥不再多说。
三．实验项目及其内容学时数分配注：实验类型：重复性、验证性、综合性、设计性及其它实验一振荡器电路实验目的1、熟悉cadence16.6软件环境2、学习简单原理图的绘制3、初步了解PCB板设计流程实验主要内容及步骤1. 运行环境、安装与卸载2.PCB设计流程（画出原理图流程图）3.cadence16.6原理图设计步骤：（1）新建项目（Project）单击File New Project,弹出New Project对话框，在该对话框中设置项目的名称、保存路径。
（2）设置图纸的主要参数：图纸的大小、颜色的设置、栅格设置等。
（3）放置元器件1）加载元器件库：单击快捷键P，弹出Place Part工作面板，选择所需要的元器件库。
2）放置元器件：3） 编辑原理图：元器件的复制、粘贴、删除；旋转 4） 放置电源和接地符号 5） 连接导线实验二 接触式防盗报警电路实验目的：1、进一步熟悉cadence16.6软件环境2、熟悉cadence16.6各种菜单和工具的使用3、理解画PCB 板前的准备工作实验主要内容及步骤1. 新建接触式防盗报警电路项目和接触式防盗报警电路原理图2. 原理图绘制的后续处理（1） 对绘制后的原理图重新编号 （2） DRC 检查（3） 在原理图中为每个元器件定义PADS Layout 封装 （4） 生成网络表R4RJ1HEADER 212VCCR2RR1RR3RR4RR5RR6RR7RR8RR9R+C2CAP POL+C5CAP POL+C1CAP POLD1DIODE Q2NPN BCEQ1PNP BCE J2HEADER 212+C3CAP POLLS1SPEAKERVCCVCC-+U1LF356/DIP832671458U2NE555OUT3R S T4V C C8G N D1C V5TR2TH 6DIS 7J1AM1A V C CC4CVCC实验三 Cadence 原理图与PADS layout 印制电路板的接口 实验目的掌握在PADS layout 中导入网络表的方法 实验主要内容及步骤1、 在cadence allegro design CIS 系统中给每个元器件赋予PCB 封装（这里的PCB 封装指的是PADS layout 中的封装）。
1．Allegro PCB Design CISAllegro PCB Design CISAllegro Designer Entry CIS集成强大的原理图设计功能，其特点主要是具有快捷的元件信息管理系统(CIS)，并具有通用PCB设计入口。
扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。
通过减少重新搜索元件信息或重复建库,手动输入元件信息，维护元件数据的时间，从而可以提高生产率。
无论是设计全新的模拟,数字，或混合信号电路，还是修改现有电路板的电路原理图，或进行层次结构电路图设计，Allegro Designer Entry CIS 提供电路设计从构思到生产所需的一切.Allegro Designer Entry CIS是全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。
优点1、提供快捷,直观的，具备完备功能的原理图编辑工具2、通过层次式和变体(基于同一原理图，不同机型导出）设计提高复杂原理图的设计效率3、具备强大功能的CIS，帮助加速设计进程，降低项目成本4、原理图提供的自动缩放/搜索/导航功能,结合Allegro PCB Editor之间的交互探测和交互摆放,和集成的AMS—Simulatuor帮助提供设计的可生产性5、减少重复搜寻元件信息的时间，接收来自MRP,ERP和PLM的数据和支持关系型数据库使智能选择元件成为可能6、通过直接访问ActiveParts和ActiveParts门户网站，提供给选择原理图设计所需要的元件和直接获取器件供应商元件数据更大的便利，ActiveParts提供了超过200万份的元器件数据7、通过FPGA输出/输入双向数据流程自动整合可编程门阵列（FPGA）和可编程逻辑器件(PLD），从而缩短设计时间功能特色全功能原理图编辑器Allegro Designer Entry CIS，带有拼接式和层次式的原理图页面编辑器，它具有快捷、直观的原理图编辑的特点。
