- 1 - 嵌入式dma实验实验报告总结
通过对《fpga数字系统设计》课程的学习，对dma方面的知识有了一定的了解，在这门课程的学习过程中，遇到了许多问题，如：如何才能把可编程逻辑器件设计为程序易于调试、易于阅读和易于写作软件的问题？在设计时需要考虑哪些问题，怎样将一个硬件原理图转换成设计文件？等等。
首先，让我们一起来看看实验报告的格式吧！下面是给出的一篇课程实验报告，里面包含了实验项目和实验内容。 1实验项目及任务：数字电路与逻辑设计(8)，完成一个脉冲产生电路的设计。 2实验目的：了解可编程逻辑器件的设计过程。 3实验原理：当数据采集卡采集到模拟信号后，经过a/d转换得到数字信号，再进行数据处理。接着经过基带（对低频干扰不敏感）放大器进行放大，经滤波和信号调整后由a/d转换送入fpga进行处理。
8。整体实现思想： 1、使用pci-e接口来驱动fpga2、以线性的模块形式完成数字电路的逻辑功能3、加入串口驱动模块，使其驱动数字电路。 4、并且添加相应的模拟电路来使fpga与模拟电路互连5、加入模拟信号的相关控制电路6、加入处理和控制算法7、在实际测量的过程中可能会对速度有一些要求，为此添加了一个模数转换器来减少转换次数。 8。具体实现过程：
9。总结本次实验发现的问题和改进方案，提高逻辑设计能力。
10。附录中列出了各种元器件的型号，以供参考。 10。致谢本次毕业设计过程中参考了许多资料，特别感谢从本设计开始就指导我 - 2 - 的罗老师，给了我很多宝贵的意见，没有他的帮助我无法顺利完成本次设计，在这里衷心地向他表示深深的感谢！最后，请允许我诚挚地说一句：罗老师，您辛苦了！
PCI-e高速数据采集卡的驱动与上位机软件设计
孙文硕;赛景波
【摘 要】为了解决采集卡与上位机之间的海量数据传输问题,结合自行开发的高速数据采集卡,提出了一种基于PCI-e高速数据采集卡的设备驱动与上位机软件的开发方案.该方案对使用WinDriver开发设备驱动的开发步骤以及DMA传输的实现方法进行了介绍,对利用LabWindows/CVI设计上位机软件的方法予以阐述,并利用DLL动态链接库解决了采集卡与应用程序之间的通信.实验结果表明,在PCI-e
X1链路下,数据采集速度可达到182MB/s,能够满足高速数据采集的要求.
【期刊名称】《电子器件》
【年(卷),期】2015(038)005
【总页数】5页(P1126-1130)
【关键词】高速数据采集;设备驱动;PCI Express;WinDriver;动态链接库
【作 者】孙文硕;赛景波
【作者单位】北京工业大学,电子信息与控制工程学院,北京100022;北京工业大学,电子信息与控制工程学院,北京100022
【正文语种】中 文
【中图分类】TP919
EEACC：7210G
doi：10.3969/j.issn.1005-9490.2015.05.030
随着电子技术的高速发展，对数据采集的要求迅速提高。在实际应用中，海量数据的信息处理、高帧频图像的数据采集以及在线视频的实时显示的实现，均需要以高速率的数据传输作为前提
［1］。如何实现海量数据的高速、实时传输是采集系统设计中需要解决的主要问题。
高速数据采集卡是数据采集和处理的硬件前端，通过总线接口与PC机进行数据通信。传统的PCI总线不能满足高带宽传输，需要寻求一种新的总线协议，因此出现了PCI Express总线，即PCI-e总线。PCI-e总线是取代PCI总线的新一代总线技术，采用了点对点串行连接，为每个设备分配独享的通道带宽，充分保证了每个设备的带宽资源，仅X1通道的单向传输速度可达2.5 Gbit/s，并有很大的拓展空间，能够满足海量数据传输的要求
基于XDMA下的PCIe高速接口实现
摘要：随着测试系统的发展，基于高速总线PCIe接口的测试系统，其传输速率高支持热插拔，端对端传输下支持一推多，越来越体现出其独特的应用前景。本文介绍用XDMA调用FPGA硬核实现PCIe2.0高速通讯，实现主机端到从机端以PCIe与AXI4-Lite的数据交互，并最终测试通讯速率可达500MB/s。
关键词：XDMA；PCIe2.0；FPGA；AXI4-Lite
1PCIe概述
PCI-Express(Peripheral Component Interconnect Express)为2001年英特尔提出的高速串行总线标准，采用分层传输机制[1]。需发送数据时，数据先由核心层产生，然后传输给事务层封装为TLP(Transaction Layer Packet)，事务层又把数据发给数据链路层，数据链路层通过ACK/NAK协议保证数据包安全可靠的传递给物理层，物理层是设备连接和数据传输的最终桥梁，也是决定PCIe通讯只能端对端连接的因素。需接收数据时，数据先通过物理层传递，再由链路层、事务层和核心层进行层层解包。使用物理层进行开发设计时，PCIe的EP(End
Point)端的时钟源由RC(Root Complex)端通过REFCLK+和REFCLK-提供100MHz的参考时钟，这也是RC端“一推多”的基础[2]。
2 XDMA基本原理
AMD给UltraScale和7系列FPGA芯片集成了DMA/Bridge Subsystem for
PCI Express硬核即XDMA(Xilinx被AMD收购，是X的由来)。XDMA里封装了PCIe协议的事务层、数据链路层和物理层处理逻辑和电路，并在事务层和物理层留出数据端口和电器端口给工程师进行对应开发。根据传输方式分DMA传输可分为，总线主控式DMA和分散聚合式DMA，DMA开始传输数据后是往源地址和目标地址块能连续存储，总线主控式DMA要求预留连续的整块物理地址空间，分散聚合式DMA物理地址空间不要求连续，传输的数据是通过链表来寻址，这两种传输方式都会在数据传输完成后产生中断给主控器。配置XDMA的IP核可在实现分散聚合式DMA的PCIe2.0和PCIe3.0传输，XDMAIP核具有以下特点：支持轮询模式；支持多种数据位宽；支持64位源地址、目的地址和描述符地址；支持用户可配置接口；支持包括Legacy、MSI和MSI-X在内的多种中断机制；最大可支持每个描述符256MB的数据传输；支持描述符连续获取；支持AXI-Lite Slave接口获取状态寄存器；支持最多4个上下行数据通道；支持PCIe事务DMA引擎。
龙源期刊网
基于WDF的PCI—E驱动设计和实现
作者：石美传
来源：《电子世界》2013年第08期
【摘要】简要介绍了基于PCI-E的数据采集系统构成、开发工具选择、WDF对象模型及特点，重点介绍了WDF开发PCI-E驱动程序的主要方法步骤、DMA方式进行数据传输和事件通知的实现方法。经过现场实际测试，该系统高效稳定可靠，所开发的驱动程序完全可以实现数据的高速传输。
【关键词】PCI-E总线；WDF模型；驱动程序；直接存储器访问
1.引言
PCI-Express是一种最具发展前景的总线和接口标准，早在2001年的春季英特尔开发者论坛（IDF）上，Intel公布了第三代I/O互联技术（3GIO），用以取代PCI总线和多种芯片的内部连接。2001年底，包括Intel、AMD、Dell、IBM等20多家业界主导公司起草了新技术的规范，对其正式命名为PCI Express，简称PCI-E，代表着下一代I/O接口标准。PCI-E采用与全双工通信技术类似的双通道传输模式，具有速度快、点对点串行传输，是两端设备可以独享带宽，扩展灵活方便，支持热插拔以及服务质量（QoS）的优点。PCI-E总线具有极高的传输速率，规格从x1通道到x32通道，其中x1通道双向传输速度为5Gbps，而PCI-E 3.0规范中x32通道双向传输速度可达320Gbps，满足目前绝大部分场合的需要。PCI-E设备连接到计算机系统必须有相应的驱动程序才能在计算机系统上正常工作。PCI-E驱动程序的优劣直接关系到整个系统的性能和稳定性，因此，设计和开发稳定高效的PCI-E驱动程序具有重要意义。
2.硬件系统
在设计PCI-E驱动程序之前，先对要控制的硬件系统和工作流程做简要的分析介绍。硬件系统的基本结构框图如图1所示。这是一套自行开发的基于PCI-E接口的分布式数据采集系统，主要实现了分布式高速数据采集及传输。
