第8章 DMA控制器(微型计算机技术课件)

二、 DMA数据传送的工作过程（续）
⑤ 待 CPU 将总线浮空，即放弃了总线控制权后，由 DMAC接管系统总线的控制权，并向外设送出DMA 的应答信号。 ⑥ 由DMAC送出地址信号和控制信号，实现外设与内 存或内存不同区域之间大量数据的快速传送。 ⑦ DMAC将规定的数据字节传送完之后，通过向CPU 发HOLD信号，撤消对CPU的DMA请求。CPU收到 此信号，一方面使 HLDA 无效，另一方面又重新开 始控制总线，实现正常取指令、分析指令、执行指 令的操作。
四、8237A的两种工作状态（续）

作为主模块工作时（有效周期）： 当 8237A 作为主模块工作时，它会往总线 上提供要访问的内存地址，地址的低8位放在 A7~A0，而地址的高8位放在D7~D0。 作为主模块工作时， 8237A 还必须输出必 要 的 读 写 信 号 ， IOR 、 IOW 、 MEMR 、 MEMW。
8 8 8 6 4 4
5．8237的三态缓冲器

8237 的数据引线，地址引线都有三 态缓冲器，因而可以接也可以释放 总线。
三、8237的外部结构

8237 是具有 40 个引脚的双列直插式 集成电路芯片
首先分类展开外部引脚
1. 请求与响应信号




DREQ0～DREQ3：DMA通道请求。当外设需 要请求DMA服务时，将DREQ信号置成有效电 平，并要保持到产生响应信号。对应于四个独 立的通道，DREQ的有效电平可以通过编程来 加以确定，优先级可以固定，也可以旋转。 HRQ ：总线请求。 8237A 输出有效的 HRQ 高 电平，向CPU申请使用系统总线。 HLDA：总线响应。8237A接受来自CPU的响 应信号HLDA，取得了总线的控制权。 DACK0～DACK3：DMA通道响应。8237A使 请求服务的通道产生相应的DMA响应信号。
8.2 DMA控制器8237A的原理
控制寄存器 请求触发器 状态寄存器 模式寄存器 当前地址寄存器 当前字节寄存器 屏蔽触发器
通道0 基本地址寄存器 基本字节寄存器
通道1
通道2
通道3
一、 DMA控制器8237A的编程结构




含有 4 个相互独立的通道，每个通道有独立的 地址寄存器和字节数寄存器，而控制寄存器、 状态寄存器为四个通道所共用。 每个DMA通道具有不同的优先权 每个DMA通道可以分别允许和禁止 每个DMA通道有4种工作方式，分别为：单字 节传送、数据块传送、请求传送、级连方式。 通道中地址寄存器的长度为 16位，一次传送的 最大长度可达64KB 多个8237A芯片可以级连，扩展通道数
Si
S0
S0
S1
S2
S3
S4
S2
S3
S4
Si
Si
CLK
DREQ HRQ HLDA
S1状态——输出16位存储器地址 AEN输出高电平，表示DMA传送 S2状态——输出DMA响应信号和控制信号 DMA读：MEMR*和IOW*有效
AEN
ADSTB
DB0～DB7
DMA写：IOR*和MEMW*有效
S3和Sw状态——检测数据传送是否能够完 成，决定是否插入等待状态Sw S 状态——完成数据传送
3. 处理器接口信号（续3）


CLK ：时钟信号输入引脚，对于标准的 8237 ，其 输入时钟频率为 3MHz，对于8237-2，其输入时钟 频率可达5MHz。 RESET ：复位信号，输入引脚，用来清除 8237 中 的命令、状态请求和临时寄存器，且使字节指针 触发器复位并置位屏蔽触发器的所有位（即使所 有通道工作在屏蔽状态），在复位之后， 8237 工 作于空闲周期SI。
8237A引脚的两种作用
与CPU连接 （从模块）的引脚
CLK、RESET A0～A3、CS*、DB0～DB7 IOR*、IOW* HRQ、HLDA
与外设连接 （主模块）的引脚
AEN、ADSTB、READY、EOP* A0～A7、DB0～DB7 IOR*、IOW*、MEMR*、MEMW* DREQ0～DREQ3、DACK0～DACK3
3. 处理器接口信号（续2）


A3～A0：4条双向三态的低位地址信号引脚。在 空闲周期，接收来自于CPU的四位地址信号，用 以寻址8237内部的不同的寄存器(组)；在DMA传 送时，输出要访问的存储单元或者 I/O 端口地址 的低4位。 A7～ A4 ： 4 条三态地址信号输出引脚。在 DMA 传送时，输出要访问的存储单元或者 I/O 端口地 址的中4位。
二、8237A的内部组成和结构
1．四个独立的DMA通道

每个通道都有一个 16 位的基地址寄 存器，一个 16 位的基字节数计数器， 一个 16 位的当前地址寄存器和一个 16位的当前字节数计数器及一个 8位 的方式寄存器，方式寄存器接收并 保存来自于 CPU 的方式控制字，使 本通道能够工作于不同的方式下；
3. 处理器接口信号



CS ：片选。低有效时，微处理器与 8237A 通 过数据线通信，主要完成对8237A的编程。 IOR：I/O读。读取8237A内部寄存器低电平 有效的双向三态信号引脚。在空闲周期，它是 一条输入控制信号， CPU 利用这个信号读取 8237 内部状态寄存器的内容；而在 DMA 传送 时，它是读端口控制信号输出引脚，与相配合， 使数据由外设传送到内存。 IOW ： I/O 写。写入 8237A 内部寄存器。低 电平有效的双向三态信号引脚，其功能与相对 应。
2. DMA传送控制信号（续）


MEMR：存储器读。有效将数据从存储器读出 MEMW：存储器写。有效将数据写入存储器 IOR：I/O读。有效将数据从外设读出 IOW：I/O写。有效将数据写入外设 READY ：准备好。 DMA 传送的 S3 下降沿检测 到为低时，插入等待状态 Sw ，直到 READY 为 高才进入第4个时钟周期S4。 EOP：过程结束。 DMA传送过程结束，输出一 个低有效脉冲。外部输入低脉冲信号，则终结 DMA传送。
2. DMA传送控制信号



A0～A7：地址线。输出低8位存储器地址。 DB0～DB7：数据线。输出高8位存储器地址； 存贮器与存贮器的传送期间，用于数据传送。 ADSTB：地址选通。DMA传送开始时，输出高 有效，把在DB0～DB7上输出的高8位地址锁存 在外部锁存器中。 AEN：地址允许。输出高有效，将锁存的高8位 地址送入系统总线，与芯片此时输出的低8位地 址组成16位存储器地址。
二、 DMA数据传送的工作过程
① 外设向DMAC发出DMA传送请求。 ② DMAC 通过连接到 CPU 的 HOLD 信号向 CPU 提出 DMA请求。 ③ CPU在完成当前总线操作后会立即对DMA请求做 出响应。CPU的响应包括两个方面： 一方面， CPU 将控制总线、数据总线和地址总线浮 空，即放弃对这些总线的控制权； 另一方面， CPU 将有效的 HLDA 信号加到 DMAC 上， 用此来通知DMAC，CPU已经放弃了总线的控制权。
进入有效周期
五、 8237的工作周期 · 有效周期



8237A 采样到外设有 DMA 请求，就脱 离空闲周期进入有效周期 8237A 作 为 系 统 的 主 控 芯 片 ， 控 制 DMA传送操作 DMA 传送借用系统总线完成，其控制 信号以及工作时序类似CPU总线周期
进入DMA传送时序
Si
五、 8237的工作周期 · 空闲周期



当 8237的任一通道都无 DMA请求时，则其处 于空闲周期或称为 SI 状态，空闲周期由一系 列的时钟周期组成，在空闲周期中的每一个 时钟周期，8237只做两项工作： 8237A采样CS片选信号，该信号有效，CPU 就要对8237A进行读/写操作 8237A 还采样通道的请求输入信号 DREQ ， 该信号有效，就进入有效周期

一次传送一个字节，效率略低 DMA传送之间CPU有机会重新获取总线控制权
1. DMA传送－数据块方式



在这种传送方式下，DMAC一旦获得总线控制权，便开始 连续传送数据。每传送一个字节，自动修改当前地址及 当前字节数寄存器的内容，直到字节数寄存器从 0 减到 FFFFH 终止计数，或由外部输入 EOP 有效信号终结 DMA 传 送，将总线控制权交给CPU。 一次所传送数据块的最大长度可达 64KB，数据块传送结 束后可自动初始化。 DREQ只需维持有效到DACK有效 特点： 一次请求传送一个数据块，效率高 整个 DMA 传送期间 CPU 长时间无法控制总线（无法响 应其他DMA请求、无法处理中断等）
A0 ～ A7
DACK
4） MEMR（IOR
IOW（MEMW）
DMA传送时序
六、8237A的工作方式

DMA传送方式
·单字节传送方式 ·请求传送方式 ·数据块传送方式 ·级连方式 ·DMA检验

DMA传送类型
·DMA读 ·DMA写

存储器到存储器的传送
1. DMA传送－单字节方式


பைடு நூலகம்

每次DMA传送时仅传送一个字节 传送一个字节之后，当前字节数寄存器减1， 当前地址寄存器加1或减1，HRQ变为无效 每传送完这一个字节， 8237A释放系统总线， DMAC就将总线控制权交回CPU。 若传送后使字节数从 0 减到 FFFFH ，则终结 DMA传送或重新初始化 特点：
二、 DMA数据传送的工作过程（续）
需要注意的是，在内存与外 设之间进行DMA传送期间， DMAC控制器只是输出地址 及控制信号，而数据传送是 直接在内存和外设端口之间 进行的，并不经过DMAC； 对于内存不同区域之间的 DMA传送，则应先用一个 DMA存储器读周期将数据 从内存的源区域读出，存入 到DMAC的内部数据暂存器 中，再利用一个DMA存储 器写周期将该数据写到内存 的目的区域中去。