触发器和时序逻辑电路

第16章触发器和时序逻辑电路16.1 概述组合电路和时序电路是数字电路的两大类。

门电路是组合电路的基本单元；触发器是时序电路的基本单元。

一、触发器的基本特性和作用1．基本特性（1)有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。

（2）在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。

输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。

2．触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。

而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。

二、触发器的类型触发器按其稳定工作状态可分为双稳定触发器，单稳定触发器，无稳态触发器（多谐振荡器）等。

双稳态触发其按其逻辑功能可分为RS触发器，JK触发器,D触发器和T触发器等；按其结构可分为主从触发器和维持阻塞型触发器等。

三、触发器逻辑功能的描述方法主要有特性表、特性方程、驱动表 (又称激励表)、状态转换图和波形图 (又称时序图)等。

16.2 触发器的基本形式一、基本RS触发器1．电路及符号图基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。

Q与Q是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。

这种触发器有两种稳定状态：一个状态是Q=1，Q=0，称为置位状态（“1”态）；另一个状态是Q=0，Q=1，称为复位状态（“0”态）。

相应的输入端分别称为直接置位端或直接置“1”端（D S）和直接复位端“0”端（DR）。

2．基本RS触发器输出与输入的逻辑关系：1）D S=1，DR=0所谓D S=1，就是将D S端保持高电位；而DR=0，就是在DR端加一个负脉冲。

设触发器的初始状态为“1”态，即Q=1，Q=0。

这时“与非”门G2有一个输入端为“0”，其输出端Q变为“1”；而“与非”门G1的两个输入端全为“1”，其输出端Q变为“0”。

因此，在DR端加负脉冲后，触发器就由“1”态翻转为“0”态。

如果它的初始态为“0”态，触发器仍保持“0”态不变。

2）D S=0，DR=1设触发器的初始状态为“0”态，即Q=0，Q=1。

这是“与非”门G1有一个输入端为“0”，其输出端Q变为“1”；而“与非”门G2的两个输入端全为“1”，其输出端Q变为“0”。

因此，在D S端加负脉冲后，触发器就由“0”态翻转为“1”态。

如果它的初始状态为“1”态，触发器人保持“1”态不变。

3）D S=1，DR=1假如在1）中DR由“0”变为“1”（即除去负脉冲），或在2）中D S由“0”变为“1”，这样，D S=DR=1，则触发器保持原状态不变。

这就是它具有存储或记忆功能。

4）D S=0，DR=0当D S端和DR端同时加负脉冲时，两个“与非”门输出端都为“1”，这就达不到Q与Q的状态应该相反的逻辑要求。

但当负脉冲除去后，触发器将由各种偶然因素决定其最终状态。

因此这种情况在使用中应该禁止出现。

可知，基本RS触发其由两个稳定状态，它可以直接置位或复位，并具有存储或记忆的功能。

在直接置位端加负脉冲（D S=0）即可置位，在直接复位端加负脉冲（DR=0）即可复位。

负脉冲除去以后，直接置位端和复位端都处于“1”态高电平（平时固定接高电平），此时触发器保持原状态不变，实现存储或记忆功能。

但是负脉冲不可同时加在直接置位端和直接复位端。

基本RS触发器的状态表见上图（c）。

上图（b）是基本RS触发器的图形符号，途中输入端引线上靠近方框的小圆圈是表示触发器用负脉冲“0电平”来置位或复位,即低电平有效，故用D S和DR 表示。

上面介绍的基本触发器是各种双稳态触发器的共同部分。

一般触发器还有带有导引电路（或称控制电路）部分，通过它把输入信号引导到基本触发器。

二、同步触发器实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。

为此，需要增加一个时钟控制端CP。

具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。

（1）同步RS触发器1.电路及符号图下图是同步RS触发器的逻辑图，其中，“与非”门G1和G2构成基本触发器，“与非”门G3和G4构成导引电路。

R和S是置“0”和置“1”信号的输入端。

C是时钟脉冲输入端。

控制触发器的翻转时刻，它是一种控制命令，通过导引电路来实现时钟脉冲对输入端R和S的控制。

R和D S时直接复位和直接置位端，就是不经过时钟脉冲C的控制可以对基D本触发器置“0”或“1”。

一般用在工作之初，预先使触发器处于某一给定状态，在工作过程中不用它们。

不用时让它们处于“1”态（高电平）。

2．工作过程：时钟脉冲（正脉冲）来到后，C端变为“1”,R和S的状态就起作用了。

如果此时S=1,R=0,则G3门输出将变为“0”，向G1们送去一个置“1”负脉冲，触发器的输出端Q将处于“1”态。

如果此时S=0,R=1,则G4门将向G2门送置“0”负脉冲，Q将处于“0”态。

如果此时S=R=0，则G3门和G4门均保持“1”态，不向基本触发器送负脉冲；在这种情况下，时钟脉冲过去之后的新状态和时钟脉冲来到以前的状态一样。

如果此时S=R=1，则G3和G4们都向基本触发器送负脉Q 特性方程nn Q R S +=+1R S = 0(约束条件)冲，使G1门和G2门输出端都为“1”，这违背了Q 于Q 应该相反的逻辑要求。

当时钟脉冲过去以后，G1门和G2门的输出端哪一个将处于“1”态是不定的，这种不正常情况应该避免出现。

可见：CP = 0 时，G3、G4被封锁，输入信号 R 、S 不起作用。

基本 RS 触发器的输入均为1，触发器状态保持不变。

CP = 1 时，G3、G4解除封锁，将输入信号R 和 S 取非后送至基本RS 触发器的输入端。

下图是同步RS 触发器的工作波形图，图中g3和g4是相应“与非”门G3和G4的输出端波形。

3.同步 RS 触发器的特性表与特性方程特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。

（二）同步D 触发器特性方程： Qn +1 = D 符号图及特性表：（三）同步JK 触发器特性方程： 符号图及特性表：（四）同步触发器的特点：1．同步触发器的触发方式为电平触发式触发方式：指时钟脉冲信号控制触发器工作的方式 电平触发有：CP = 1 期间翻转的称正电平触发式；CP = 0 期间翻转的称负电平触发式。

2．同步触发器的共同缺点是存在空翻触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。

空翻可导致电路工作失控。

QQ 1D D C 1C P0说Q D 不变Q n 0置置101011明n +1C Pnn n Q K Q J Q +=1＋QQ 1J JC 1C P1K K说Q J 1明n +1K C P 不变Q n 00置0010翻转11置1101不变Q n××0Q n16.3 无空翻触发器一、无空翻触发器的类型和工作特点1．触发器：工作特点：CP = 1 期间，主触发器接收输入信号；CP = 0 期间，主触发器保持CP 下降沿之前状态不变，而从触发器接受主触发器状态。

因此，主从触发器的状态只能在CP 下降沿时刻翻转。

这种触发方式称为主从触发式。

2．边沿触发器：工作特点：只能在CP 上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在CP 上升沿(或下降沿)时刻翻转。

这种触发方式称为边沿触发式。

上述两种类型的触发器，都只能在CP 边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。

二、常用无空翻触发器1．JK触发器下图（a）是主从型JK触发器的逻辑图，它由两个“与非”门构成的同步RS 触发器组成，两者分别称为主触发器和从触发器。

此外，还通过一个“非”门将两个触发器联系起来。

这种就是触发器的主从型结构。

可知，主从型触发器在C=1时，把输入信号暂时存储在主触发器中，为从触发器翻转或保持原态做好准备；到C下跳为“0”时，存储的信号起作用，或者触发从触发器使之翻转，或者使之保持原态。

此外主从型触发器具有在C从“1”下跳为“0”时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。

下降沿触发的图形符号是在C输入端靠近方框处用一小圆圈表示[上图（b）]。

2．D触发器维持阻塞型D触发器逻辑图如下图(a)所示。

它由六个“与非”门组成，其中G1,G2组成基本触发器，G3,G4组成时钟控制电路，G5,G6组成数据输入电路。

维持阻塞型D触发器具有在时钟脉冲上升沿触发的特点，其逻辑功能为：输出端Q的状态随着输入端D的状态而变化，但总比输入端状态的变化晚一步，即某个时钟脉冲来到之后Q的状态和该脉冲来到之前D的状态一样。

1）D=0当时钟脉冲来到之前，即C=0时，G3,G4和G6的输出均为“1”，G5因输入端全“1”而输出为“0”。

这时，触发器的状态不变。

当时钟脉冲从“0”上跳为“1”，即C=1时，G6,G5和G3的输出保持原状态未变，而G4因输入端全“1”其输出由“1”变为“0”。

这个负脉冲一方面使基本触发器置“0”，同时反馈到G6的输入端，使在C=1期间不论D作何变化，触发器保持“0”态不变（不会空翻）。

2）D=1当C=0时，G3和G4的输出为“1”，G6的输出为“0”，G5的输出为“1”。

这时，触发器的状态不变。

当C=1时，G3的输出由“1”变为“0”。

这个负脉冲一方面使基本触发器置“1”，同时反馈到G4和G5的输入端，使在C=1期间不论D作何变化，只能改变G6的输出状态，而其他门均保持不变，即触发器保持“1”态不变。

其图形符号，状态表和工作波形图如上图（b）,(c)和（d）所示。

为了与下降沿触发相区别，在图形符号中时钟脉冲C输入端靠近方框处不加小圆圈。

16.4 触发器的应用一、触发器逻辑功能的转化1.将JK触发器转换为D触发器下图（a），当D=1,即J=1和K=0时，在C的下降沿触发器翻转为（或保持）“1”态；当D=0,即J=0和K=1时，在C的下降沿触发器翻转为（或保持）“0”态。

状态表如下图（b）所示。

2.将JK触发器转换为T触发器如下图（a）所示，将J,K端联在一起，称为T端。

当T=0时，时钟脉冲作用后触发器状态不变；当T=1时，触发器具有计数逻辑功能，其状态表如下图(b).3.将D触发器转换为T′发器如将D触发器的D端和Q端相联，就转换为T′触发器，它的逻辑功能是每来一个时钟脉冲，翻转一次，具有计数功能。

二、触发器的应用与分析举例振Q 2Q 11D 1D F F 1F F 2石英方波荡器4M H zC 1C 1C P解：f Q 1 = f C P /2 = 2 M H z ，f Q 2 = f C P /4 = 1 M H zC PQ 1Q 216.5 寄存器寄存器用来暂时存放参与运算的数据和运算结果。