触发器和时序逻辑电路测试题

时序电路习题一、填空1、寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。

2、双拍工作方式的数码寄存器工作时需_____________。

3、按计数器中各触发器翻转时间可分为_________，________。

4、触发器有______个稳定状态，所以也称____________。

5、时序电路主要由________和 ________所构成，是一种具有_______功能的逻辑电路，常见的时序电路类型有___________和__________6、计数器的功能是_______________________,按计数时个触发器状态转换与计数脉冲是否同步，可分为__________和________。

_________计数器是各种计数器的基础。

7、4个触发器构成的8421BCD 码计数器，共有_______个无效状态，即跳过二进制数码_______到_______6个状态。

8、具有3个触发器的二进制计数器，他又_______种计数状态；具有4个触发器的二进制计数器，它有_____种计数状态。

9、JK 触发器是________（为1有效边沿有效）。

10. 1n n n Q JQ KQ +=+是_______触发器的特性方程。

11、1n n Q S RQ +=+是________触发器的特性方程，其约束条件为__________。

12、1n n n Q TQ TQ +=+是_____触发器的特征方程。

13、我们可以用JK 触发器转换成其他逻辑功能触发器，令__________________，即转换成T 触发器；令_______________，即转换为'T触发器；令________________，即转换成D触发器。

二、选择1、存储8位二进制信息要（）个触发器。

2、对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）。

触发器及时序电路（5-6章）练习题姓名：_______________________________ 学号：_________________________________一、是非题（请判断下列各题内容正确与否，分别用√及×填在题末（ ）内。

共计6小题，每小题1分）1. 凡是时序电路，一定有公共的时钟信号CP ． （ ）2．触发器的输出状态完全取决于同一时刻的输入状态。

（ ） 3. 对于图示某时序电路的状态转换图，可以判定该电路的循环长度为5，且可以自启动．（ ） 4. 计数器的模就是构成计数器的触发器个数． （ ）5. 当时序电路的状态图确定后，若用SSI 电路设计时，应选择触发器的数目k ≥log 2r ，r 为状态数目． （ ）6.对JK 及D 两种触发器来说，令D=J=K 时，这时两种触发器的功能完全等效。

（ ）二、单项选择题（请选择正确答案，将其代号填入题末空格内。

共计8小题，每小题1分） 7. 下列触发器中，不能构成移位寄存器的是 。

A. SR 触发器B. JK 触发器C. D 触发器D. T 和T ’ 触发器 8. 将4位移位寄存器构成如图1所示扭环计数器，则其无效状态有 A.2个 B.4个 C.8个 D.10个图1 图29. 图2所示74LVC161电路的状态图中具有 个有效状态A.12B.8C.9D.16 10．属于组合逻辑电路的部件是（ ）。

A 、编码器B 、寄存器C 、触发器D 、计数器 11. 状态转换图如图所示，其中具有启动能力的是（ ）。

C P12．同步计数器和异步计数器比较，同步计数器的显著优点是（ ）A 、工作速度高B 、触发器利用率高C 、电路简单D 、不受时钟CP 控制。

13．某移位寄存器的时钟脉冲频率为100KHZ ，欲将存放在该寄存器中的数左移8位，完成该操作需要（ ）时间。

A 、10μSB 、80μSC 、100μSD 、800ms 14．某电视机水平-垂直扫描发生器需要一个分频器将31500HZ 的脉冲转换为60HZ 的脉冲，欲构成此分频器至少需要（ ）个触发器。

第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。

SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。

Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。

假定各触发器的初始状态均为Q =0。

1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。

（1）试画出图（a ）中的Q 1、Q 2和F 的波形。

（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。

Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。

第12 章习题12-1填空题1. 数字电路分为组合逻辑和时序逻辑两大类。

2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态，因此电路具有记忆功能。

触发器是构成时序逻辑电路的基本单元，其本身也由门电路构成，但其中包含有反馈环节，因此它是时序逻辑电路的基本单元。

3. 集成触发器的置1端可以根据需要预先将触发器置1，置0 端可以根据需要预先将触发器置0，而不受时序脉冲的同步控制。

4. 计数器统计的是CP脉冲的个数，它有3种分类方法，按计数进位不同，分为二进制、十进制和任意进制计数器；按计数规律不同，分为加法、减法和可逆计数器；按计数器中触发器翻转是否同步分为同步计数器和异步计数器，其中同步计数器的计数速度较快。

5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件，它一般由触发器构成，且每个触发器只能存储1 位二进制信息。

6. 半导体存储器有两种，一种称为随机存取存储器，简称RAM；另一种称为只读存储器，简称ROM。

7. 存储器的存储容量是指存储器能够存储0 和1 的个数，一般用字数×位数来表示。

字数指字线的数目，位数指数据线的总的数目。

8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和双向移位寄存器。

9. 在所有触发器中，JK 触发器的逻辑功能是最完善的，它没有同步触发器的空翻现象，也没有同步触发器状态不定的现象，而且比D触发器和T触发器的功能齐全。

10. JK触发器的逻辑功能是J=0，K=0时，Q=0 ；J=0，K=1时，Q=0 ；J=1，K=0时，Q=1 ；J=1，K=1时，翻转。

输入信号过后保持输入信号到来时的功能称为记忆功能，翻转功能称为计数功能。

11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同，但在画波形图时应为D触发器的Q态与输入端的D态相同。

12. RS触发器的逻辑功能可概括为：R端和S端同时无效时，触发器保持原状态；R端和S端同时有效时，触发器处于不定状态；R端有效，S端无效时，触发器处于1状态；R端无效，S端有效时，触发器处于0 状态。

触发器及时序逻辑电路考试试题一．填空题：1、欲将D 触发器作成翻转触发器，应令D ＝ ；欲将JK 触发器作成翻转触发器，最简单的方法是 令J ＝ ，K ＝ 。

2、与非门构成的基本RS 触发器输入为D S 、D R ，工作时的约束条件为 。

3、时序逻辑电路的特点是 。

4、一个JK 触发器，现态Q n ＝0，要求在CP 作用下进入次态Q n+1＝1，可令J ＝ ， K= 。

5、设计一个五进制计数器，最少需要触发器的个数是 。

6、具有置0、置1、保持和翻转功能的触发器是 触发器；只具有置0、置1功的触发器是 触发器。

7、D 触发器的特征方程为 ，JK 触发器的特征方程为 。

8、若要将T 触发器转换为/T 触发器，可将T 端接 电平。

9、要存储n 位二进制信息需要 个触发器？ 10、触发器的状态是指 端的状态. 二．选择题:1、输入时钟脉冲频率为100KH Z 时，则十进制计数器最高一级触发器输出脉冲的频率为（ ）。

A ．10KH ZB ．20KH ZC ．50KH ZD ．100KH Z2、具有置0、置1、保持、翻转四种功能的触发器为 ( ) 。

A ．RS 触发器B ．JK 触发器C ．D 触发器 D ．T 触发器3.设计一个七进制计数器，最少需要触发器的个数是( ) 。

A ．2个B ．3个C ．8个D ．15个 4、四位二进制加法计数器能计的最大十进制数位为 （ ）。

A ．4B ．10C ．15D ．16 5、四位二进制加法计数器的有效状态有( )个。

A ．4B ．10C ．15D ．167、下列电路中，是时序电路的是（ ）A ．编码器B ．寄存器C ．译码器D ．加法器 8、/T 触发器具有（ ）功能。

A ．置0B ．置1C ．保持D ．翻转9、与非门组成的基本RS 触发器的输入端D S 称为直接置1端，D R 称为直接置0端，若要使该触发器实现置1功能，应令（ ）。

A ．0S D = 0R D =B ．1S D = 0R D =C ．B ．0SD = 1R D = D ．B ．1S D = 1R D =10、图2-1所示是一个由74LS290型集成芯片构成的计数器，分析它是一个（ ）进制计数器？A ．五进制B ．六进制C ．七进制D ．十四进制三、判断题:（ ）1、一个十进制计数器可以作为十分频器使用。

第14章 触发器和时序逻辑电路A 选择题14.1.1 触发器如图14.01所示，设初始状态为0，则输出Q的波形为图14.02中的（ ）。

图14.01 习题14.1.1的图 图14.02 习题14.1.1的图14.1.2 触发器如图14.03所示，设初始状态为0，则输出Q的波形为图14.04中的（ ）。

图14.03 习题14.1.2的图 图14.04 习题14.1.2的图14.1.3 图14.05所示的触发器具有（ ）功能。

（1）保持 （2）计数 （3）置1图14.05 习题14.1.3的图14.1.4 在图14.06所示的电路中，触发器的原状态Q1Q0＝01，则在下一个CP作用下，Q1Q0为（ ）。

（1）00 （2）01 （3）10图14.06 习题14.1.4的图 图14.07 习题14.1.5的图14.1.5在图14.07所示的电路中，触发器的原状态Q1Q0＝00，则在下一个CP作用下，Q1Q0为（ ）。

（1）00 （2）01 （3）1014.3.1 图14.08所示的是（ ）计数器。

（1）七进制 （2）八进制 （3）九进制图14.08 习题14.3.1的图14.4.1 由555定时器组成的单稳态触发器如图14.4.2（a）所示，若加大电容C的电容值，则（ ）。

（1）增大输出脉冲u0的幅度（2）增大输出脉冲u0的宽度（3）对输出脉冲u0无影响14.4.2 由555定时器组成的多谐振荡器如图14.4.3（a）所示，欲使振荡频率增高，则可（ ）。

（1）减小C （2）增大R1,R2 （3）增大U CCB基本题14.1.6 当基本RS触发器D R和D S端加上图14.09所示的波形时，试画出Q端的输出波形。

设初始状态为0和1两种情况。

14.1.7 当可控RS触发器CP，S和R端加上图14.10所示的波形时，使画出Q端的输出波形。

设初始状态为0和1两种情况。

图14.09 习题14.1.6的图 图14.10 习题14.1.7的图14.1.8 当主从型JK触发器的CP，J、K端分别加上图14.11所示的波形时，试画出Q端的输出波形。

《数字电路制作与测试》习题册（三）项⽬三计数器的设计与调试主要知识点：⼀、填空题1. 时序逻辑电路的输出不仅与有关，⽽且与有关。

2. 时序逻辑电路中的存储电路通常有两种形式：和。

3. 是构成时序逻辑电路中存储电路的主要元件。

4. 锁存器和触发器是构成时序逻辑电路中的主要元件。

5. 按逻辑功能分，触发器有、、、触发器等⼏种。

6. 触发器按照逻辑功能来分⼤致可分为种。

7. 触发器是构成逻辑电路的重要部分。

8. 触发器有两个互补的输出端Q 、Q ，定义触发器的0状态为，1状态为，可见触发器的状态指的是端的状态。

9. 触发器的两个输出端Q 、Q ，当0,1Q Q ==时，我们称触发器处于。

10. 触发器的状态指的是的状态，当1,0Q Q ==时，触发器处于。

11. 触发器有2个稳态，存储4位⼆进制信息要个触发器。

12. 因为触发器有个稳态，6个触发器最多能存储⼆进制信息。

13. ⼀个有与⾮门构成的基本RS 触发器，其约束条件是。

14. ⼀个基本R S 触发器在正常⼯作时，它的约束条件是R +S =1，则它不允许输⼊S = 且R = 的信号。

15. 与⾮门构成的基本RS 锁存器输⼊状态不允许同时出现R = S = 。

16. 与⾮门构成的基本RS 锁存器的特征⽅程是，约束条件是。

17. 由与⾮门构成的基本RS 锁存器其逻辑功能有种。

18. 由与⾮门构成的基本RS 锁存器正常⼯作时有三种状态，分别是01R S =输出为，10R S = 输出为，11R S =输出为。

（0状态/1状态/保持状态）。

19. 与⾮门构成的基本RS 锁存器当Q=1时，R = ，S = 。

20. 与⾮门构成的基本RS 锁存器当Q=0时，R = ，S = 。

21. 锁存器和触发器的区别在于其输出状态的变化是否取决于。

22. 触发器的输出状态变化除了由输⼊信号决定外还取决于。

23. 和共同决定了触发器输出状态的变化。

24. 钟控RS 触发器的约束条件是。

触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。

（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。

（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。

（7）触发器是时序逻辑电路的基本单元。

（）8、时序逻辑电路由组合逻辑电路和存储电路构成。

（）9.触发器的反转条件由触发器输入和时钟脉冲决定。

（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。

（）11.译码器和比较器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路。

13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。

14.实现相同逻辑功能的逻辑电路可以不同。

15.解码是编码的逆过程。

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。

由同一CP控制的每个触发器的计数器称为异步计数器（）27。

每个触发器具有不同信号源的计数器称为同步计数器（）28。

一个触发器可以存储两个二进制数（）29和D。

触发器只有时钟脉冲上升沿的有效变化。

时序逻辑电路测试试卷1 . 对双JK集成触发器74LS112引脚功能叙述错误的是（）[单选题] *A.16脚是VccB.8脚是GNDC.1脚是CP1D.16脚是GND(正确答案)2 . 图示74LS112中表示（） [单选题] *A.低电平时置1(正确答案)B.低电平时置0C.高电平时置1D.高电平时置03 . 如图示74LS112的中CP引脚是（） [单选题] *A.8号引脚B.14号引脚C.1号引脚和13号引脚(正确答案)D.8号引脚和12号引脚4 . D触发器用作计数型触发器时，输入端D的正确接法是（） [单选题] *A.D=0B.D=1C.D= (正确答案)D.D=Q5 . 以下图示中属于下降沿触发的是（）[单选题] *A.图AC.图C(正确答案)D.图D6 . 如图所示为某触发器工作时前6个CP的波形，期间没有出现的功能是（）[单选题] *A.保持(正确答案)B.翻转C.置1D.置07 . 双D集成触发器CD4013的7号引脚是（） [单选题] *A.VSS(正确答案)B.VDDC.1Q8 . 下列哪项表示基本RS触发器的符号（） [单选题] *A.(正确答案)B.C.D.9 . 图示中74LS112的内部有JK触发器的数量正确的是（）[单选题] *A.1个B.2个(正确答案)C.3个D.4个10 . 如图所示波形， CP时钟脉冲第5个下降沿时，触发器实现的功能为（）[单选题] *A.保持B.翻转(正确答案)C.置1D.置011 . 双D集成触发器CD4013的时钟脉冲CP的引脚是（）[单选题] *A.14脚B.7脚C.3脚与11脚(正确答案)D.5脚与11脚12 . 如图所示，该逻辑符号所表示的触发器的类型为（）[单选题] *A.RSB.JKC.D(正确答案)D.T13 . JK触发器中，其触发信号输入端有（） [单选题] *A.一个B.二个(正确答案)C.三个D.四个14 . 十进制数13的8421BCD码为（） [单选题] *A.00001101B.00010011(正确答案)C.00100011D.0000101115 . D触发器当D=Q时，实现的逻辑功能是（） [单选题] *A.置0B.置1C.保持(正确答案)D.翻转16 . 主从JK触发器的初态为0，JK=11时，经过2020个触发脉冲后，其状态变化及输出状态为（） [单选题] *A.一直为0B.由0变为1，然后一直为1C.在0、1间翻转，最后为1D.在0、1间翻转，最后为0(正确答案)17 . 在RS触发器的逻辑符号中表示（） [单选题] *A.低电平时置1B.高电平时置1C.低电平时置0(正确答案)D.高电平时置018 . 关于JK触发器的错误表述是（） [单选题] *A.对于输入信号没有制约条件B.不允许JK同时为1(正确答案)C.允许JK同时为1D.允许JK同时为019 . 主从RS触发器是在时钟脉冲CP的（），根据输入信号改变状态。