触发器和时序逻辑电路

时序逻辑电路的分类时序逻辑电路是一种能够在特定的时间序列下执行特定操作的电路。

它通常由组合逻辑电路和存储器组成，可以实现复杂的计算和控制功能。

时序逻辑电路按照其实现功能的不同，可以分为以下几类。

一、触发器触发器是最基本的时序逻辑电路之一，它可以存储一个比特位，并且在时钟信号到来时根据输入信号的状态改变输出状态。

常见的触发器有SR触发器、D触发器、JK触发器和T触发器等。

二、计数器计数器是一种能够在特定条件下对输入信号进行计数并输出结果的电路。

它通常由若干个触发器组成，每个触发器都表示一个二进制位。

常见的计数器有同步计数器和异步计数器等。

三、移位寄存器移位寄存器是一种能够将输入信号从一个位置移动到另一个位置并输出结果的电路。

它通常由若干个触发器组成，每个触发器都表示一个二进制位。

常见的移位寄存器有串行入并行出移位寄存器、并行入串行出移位寄存器和并行入并行出移位寄存器等。

四、状态机状态机是一种能够根据输入信号的状态和时钟信号的变化改变输出状态的电路。

它通常由若干个触发器和组合逻辑电路组成，可以实现复杂的控制功能。

常见的状态机有Moore状态机和Mealy状态机等。

五、定时器定时器是一种能够在特定时间间隔内产生一个脉冲信号或者计数信号的电路。

它通常由若干个触发器和组合逻辑电路组成，可以实现复杂的定时功能。

常见的定时器有单稳态定时器和多稳态定时器等。

六、脉冲生成器脉冲生成器是一种能够在特定条件下产生一个脉冲信号的电路。

它通常由若干个触发器和组合逻辑电路组成，可以实现复杂的脉冲生成功能。

常见的脉冲生成器有单稳态脉冲生成器、多稳态脉冲生成器和斯奈德-哈特脉冲生成器等。

七、序列检测电路序列检测电路是一种能够在输入序列中检测出指定模式并输出相应结果的电路。

它通常由若干个触发器和组合逻辑电路组成，可以实现复杂的序列检测功能。

常见的序列检测电路有Moore序列检测器和Mealy序列检测器等。

八、时钟同步电路时钟同步电路是一种能够将异步输入信号转换为同步输出信号的电路。

第12 章习题12-1填空题1. 数字电路分为组合逻辑和时序逻辑两大类。

2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态，因此电路具有记忆功能。

触发器是构成时序逻辑电路的基本单元，其本身也由门电路构成，但其中包含有反馈环节，因此它是时序逻辑电路的基本单元。

3. 集成触发器的置1端可以根据需要预先将触发器置1，置0 端可以根据需要预先将触发器置0，而不受时序脉冲的同步控制。

4. 计数器统计的是CP脉冲的个数，它有3种分类方法，按计数进位不同，分为二进制、十进制和任意进制计数器；按计数规律不同，分为加法、减法和可逆计数器；按计数器中触发器翻转是否同步分为同步计数器和异步计数器，其中同步计数器的计数速度较快。

5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件，它一般由触发器构成，且每个触发器只能存储1 位二进制信息。

6. 半导体存储器有两种，一种称为随机存取存储器，简称RAM；另一种称为只读存储器，简称ROM。

7. 存储器的存储容量是指存储器能够存储0 和1 的个数，一般用字数×位数来表示。

字数指字线的数目，位数指数据线的总的数目。

8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和双向移位寄存器。

9. 在所有触发器中，JK 触发器的逻辑功能是最完善的，它没有同步触发器的空翻现象，也没有同步触发器状态不定的现象，而且比D触发器和T触发器的功能齐全。

10. JK触发器的逻辑功能是J=0，K=0时，Q=0 ；J=0，K=1时，Q=0 ；J=1，K=0时，Q=1 ；J=1，K=1时，翻转。

输入信号过后保持输入信号到来时的功能称为记忆功能，翻转功能称为计数功能。

11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同，但在画波形图时应为D触发器的Q态与输入端的D态相同。

12. RS触发器的逻辑功能可概括为：R端和S端同时无效时，触发器保持原状态；R端和S端同时有效时，触发器处于不定状态；R端有效，S端无效时，触发器处于1状态；R端无效，S端有效时，触发器处于0 状态。

1实验报告课程名称：数字电子技术基础实验 指导老师：樊伟敏实验名称：触发器应用实验实验类型：设计类 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤五、实验数据记录和处理 六、实验结果与分析（必填）七、讨论、心得一、实验目的1. 加深理解各触发器的逻辑功能，掌握各类触发器功能的转换方法。

2. 熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。

3. 掌握集成J-K 触发器和D 触发器逻辑功能的测试方法。

4. 学习用J-K 触发器和D 触发器构成简单的时序电路的方法。

5. 进一步掌握用双踪示波器测量多个波形的方法。

二、主要仪器与设备实验选用集成电路芯片：74LS00（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D 触发器）、74LS107（双J —K 触发器），GOS-6051 型示波器，导线，SDZ-2 实验箱。

三、实验内容和原理 1、D →J-K 的转换实验①设计过程：J-K 触发器和D 触发器的次态方程如下： J-K 触发器：n n 1+n Q Q J =Q K +， D 触发器：Qn+1=D 若将D 触发器转换为J-K 触发器，则有：nn Q Q J =D K +。

②仿真与实验电路图：仿真电路图如图1所示。

操作时时钟接秒信号，便于观察。

图1实验名称：触发器应用实验 姓名： 学号： 2③实验结果：2、D 触发器转换为T ’触发器实验①设计过程：D 触发器和T ’触发器的次态方程如下：D 触发器：Q n+1= D ， T ’触发器：Q n+1=!Q n若将D 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：D=!Qn 。

②仿真与实验电路图：仿真电路图如图2 所示。

操作时时钟接秒信号。

③实验结果：发光二极管按时钟频率闪动，状态来回翻转。

3、J-K →D 的转换实验。

课题十四：触发器与时序逻辑电路（二）【学习内容】寄存器用来暂时存放参与运算的数据和运算结果，有无移位的功能又可以分为数码寄存器和移位寄存器，通过重点学习后者，结合二进制计数器，达到使学生熟悉计数器工作。

【学习重点】寄存器的时序电路各类寄存器的工作原理【学习难点】移位脉冲及其时序电路【学习内容】●寄存器用来暂时存放参与运算的数据和运算结果。

●寄存器常分为数码寄存器和移位寄存器两种，其区别在于有无移位的功能1.数码寄存器(1)电路图形：(见P379图14.2.1)由D触发器（上升沿触发）组成的四位数码寄存器。

(2)工作原理①先复位（清零），使四个触发器FF3~FF0全处于态。

②当“寄存器指令”）正脉冲到来时，四位二进制数d3d2d1d0就存入四个触发器2．移位寄存器(1)电路图(见P379图14.2.2)图14.2.2是由JK触发器组成的四位移位寄存器.(2)工作原理:●设寄存的二进制数为1011,按移位脉冲(即时钟脉冲)的工作节拍从高位到低位依次串行送到D端①工作之初先清零.首先D=1,第一个移位脉冲的下降沿来到时使触发器FF0翻转,Q0=1,其他仍保持0态;②接着D=0,第二个移位脉冲的下降沿来到时使FF0和FF1同时翻转,由于FF1的J=1,FF0的J=0,所以Q1=1,Q0=0,Q2和Q3仍为0;③以后过程如表14.2.1所示,移位一次,存入一个新数码,直到第四个脉冲的下降沿来到时,存数结束.这时,可以从四个触发器的Q端得到并行的数码输出.表14.2.1 移位寄存器的状态表14．3 计数器●计算器能累计输入脉冲的数目，可以进行加法、减法或两者兼有的计数，可分为二进制计数器、十进制计数器及任意进制计算器1.二进制计数器表14.3.1 四位二进制加法状态表(1)异步二进制加法计数器①每一个计数脉冲,最低位触发器翻转一次;②位触发器是在相信的低位触发器从1变为0进位时翻转因此可用四个主从型JK触发器来组成异步二进制加法计数器(如P381图14.3.1所示)(2)进制加法计数器①第一位触发器FF0，每来一个计数脉冲就翻转一次，故J0=K0=1；②第二位触发器FF1，在Q0=1时再来一个脉冲才翻转，故J1=K1=Q0；③第三位触发器FF2，在Q1=Q0=1时再来一个脉冲才翻转，故J2=K2=Q1Q0；④第四位触发器FF3，在Q2=Q1=Q0=1时再一个脉冲才翻转，故J3=K3=Q2Q1Q0 2．十进制计数器表14.3.2 8421码十进制加法计数器的状态表：(1)与二进制加法计数器比较，来第十个脉冲不是由1001变为1010，而是恢复0000。

常用的时序逻辑电路时序逻辑电路是数字电路中一类重要的电路，它根据输入信号的顺序和时序关系，产生对应的输出信号。

时序逻辑电路主要应用于计时、控制、存储等领域。

本文将介绍几种常用的时序逻辑电路。

一、触发器触发器是一种常见的时序逻辑电路，它具有两个稳态，即SET和RESET。

触发器接受输入信号，并根据输入信号的变化产生对应的输出。

触发器有很多种类型，常见的有SR触发器、D触发器、JK 触发器等。

触发器在存储、计数、控制等方面有广泛的应用。

二、时序计数器时序计数器是一种能按照一定顺序计数的电路，它根据时钟信号和控制信号进行计数。

时序计数器的输出通常是一个二进制数，用于驱动其他电路的工作。

时序计数器有很多种类型，包括二进制计数器、BCD计数器、进位计数器等。

时序计数器在计时、频率分频、序列生成等方面有广泛的应用。

三、时序比较器时序比较器是一种能够比较两个信号的大小关系的电路。

它接受两个输入信号，并根据输入信号的大小关系产生对应的输出信号。

时序比较器通常用于判断两个信号的相等性、大小关系等。

常见的时序比较器有两位比较器、四位比较器等。

四、时序多路选择器时序多路选择器是一种能够根据控制信号选择不同输入信号的电路。

它接受多个输入信号和一个控制信号，并根据控制信号的不同选择对应的输入信号作为输出。

时序多路选择器常用于多路数据选择、时序控制等方面。

五、时序移位寄存器时序移位寄存器是一种能够将数据按照一定规律进行移位的电路。

它接受输入信号和时钟信号，并根据时钟信号的变化将输入信号进行移位。

时序移位寄存器常用于数据存储、数据传输等方面。

常见的时序移位寄存器有移位寄存器、移位计数器等。

六、状态机状态机是一种能够根据输入信号和当前状态产生下一个状态的电路。

它由状态寄存器和状态转移逻辑电路组成，能够实现复杂的状态转移和控制。

状态机常用于序列识别、控制逻辑等方面。

以上是几种常用的时序逻辑电路，它们在数字电路设计中起着重要的作用。

课题十四：【学习内容】触发器按照其稳定工作状态分为多中类型，为了实现一定程序的运算，需要含有记忆功能的元件-触发器，它的输出状态不仅决定于当时的输入状态，而且还与电路的原来工作状态有关。

【学习重点】RS触发器的性质【学习难点】RS触发器的工作波形图RS触发器的“空翻”现象【学习内容】双稳态触发器组合电路和时序电路是数字电路的两大类。

门电路式组合电路的基本单元；触发器是时序电路的基本单元。

触发器按其稳定工作状态可分为双稳定触发器，单稳定触发器，无稳态触发器（多谐振荡器）等。

双稳态触发其按其逻辑功能可分为RS触发器，JK触发器,D触发器和T触发器等；按其结构可分为主从触发器和维持阻塞型触发器等。

基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。

基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。

Q与是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。

这种触发器有两种稳定状态：一个状态是Q=1，=0，称为置位状态（“1”态）；另一个状态是Q=0，=1，称为复位状态（“0”态）。

相应的输入端分别称为直接置位端或直接置“1”端（）和直接复位端“0”端（）。

基本RS触发器输出与输入的逻辑关系。

1）=1，=0所谓=1，就是将端保持高电位；而=0，就是在端加一个负脉冲。

设触发器的初始状态为“1”态，即Q=1，=0。

这时“与非”门G2有一个输入端为“0”，其输出端变为“1”；而“与非”门G1的两个输入端全为“1”，其输出端Q变为“0”。

因此，在端加负脉冲后，触发器就由“1”态翻转为“0”态。

如果它的初始态为“0”态，触发器仍保持“0”态不变。

2）=0，=1设触发器的初始状态为“0”态，即Q=0，=1。

这是“与非”门G1有一个输入端为“0”，其输出端Q变为“1”；而“与非”门G2的两个输入端全为“1”，其输出端变为“0”。

因此，在端加负脉冲后，触发器就由“0”态翻转为“1”态。

如果它的初始状态为“1”态，触发器人保持“1”太不变。

触发器和时序逻辑电路测试题（十二章，十三章）一、填空题1、存放N为二进制数码需要_______个触发器。

2、一个四位二进制减法计数器状态为_______时，在输入一个计数脉冲，计数状态为1111，然后向高位发_____信号。

3、时序逻辑电路在结构方面的特点是;由具有____逻辑门电路和具有______的触发器两部分组成。

4、十进制计数器最少要用______个触发器。

5、用N个触发器可以构成存放_______位二进制代码寄存器。

6、在数字电路系统中，按逻辑功能和电路特点，各种数字集成电路可分位________逻辑电路和_________逻辑电路两大类。

7、8421BCD码位1001，它代表的十进制是_________。

8、8421BCD码的二一进制计数器当前计数状态是1000，再输入三个计数脉冲，计数状态位________。

9、数码寄存器主要由______和______组成，起功能是用来暂存_______数码。

10、同步计数器各个触发器的状态转换，与________同步，具有______特点。

11、寄存器在断电后，锁存的数码_______。

12、4个触发器构成8421BCD码计数器，共有______个无效状态，即跳过二进制数码_________到______6个状态。

二、判断题、1、移位寄存器每输入一个脉冲时，电路中只有一个触发器翻转。

（）2、移位寄存器即可并行输出也可串行输出。

（）3、右移寄存器存放的数码将从低位到高位，依次串行输入。

（）4、八位二进制能表示十进数的最大值是256. （）5、表示一位十进制数至少需要二位二进制。

（）6、触发器实质上就是一种功能最简单的时序逻辑电路，是时序逻辑存储记忆的基础。

（）7、数码寄存器存放的数码可以并行输入也可以串行输入。

（）8、显示器属于时序逻辑电路类型。

（）9、计数器、寄存器和加法器都属于时序逻辑电路。

（）10、时序逻辑电路具有记忆功能。

（）11、用4个触发器可构成4位二进制计数器。

第七章触发器及时序电路第一节RS触发器一、填空题1触发器具有_______ 个稳定状态，在输入信号消失后，它能保持 __________ 不变。

2、“与非”门构成的基本RS触发器，输入端是 ____________ 和_____________ ；输出端是 _____________ 和_____________________ ，将 _____________ 称为触发器的0状态，称为触发器的1状态。

3、“与非”门构成的基本RS触发器R D =1，S D =0时，其输出状态为 ____ 。

4、触发器电路中，R D端、S D端可以根据需要预先将触发器____________ 或_______ ，而不受的同步控制。

5、同步RS 触发器状态的_________ 与___________ 同步。

二、判断题（正确的在括号中打“，错误的打“X” ））1、触发器只需具备两个稳态功能，不必具有记忆功能。

2、基本RS触发器要受时钟的控制。

3、Q n+1表示触发器原来所处的状态，即现态。

4、当CP处于下降沿时，触发器的状态一定发生翻转。

二、绘图题1、设“与非”门组成的基本RS触发器的输入信号波形如图所示，试在输入波形下方画出Q和Q端的信号波形。

R ----- ----------------------QQ2、已知同步RS触发器的S、R、CP脉冲波形如图所示。

试在它们下方画出Q端的信号波形（设触发器的初始状态为0）R -------------- ---------Q第二节JK触发器一、填空题1、在时钟脉冲的控制下，JK触发器根据输入信号J、K的不同情况，具有______、、和功能。

2、在时钟脉冲下，JK触发器输入端J = 0、K = 0时，触发器状态为_________ ; J= 0、K = 1时，触发器状态为 ________ ; J= 1、K = 0时，触发器状态为_______ ;J= 1、K = 1时，触发器状态随CP脉冲的到来而。

哈尔滨工业大学电工学教研室第22章触发器与时序逻辑电路目录22.1双稳态触发器22.2寄存器22.3计数器22.4单稳态触发器22.5多谐振荡器概述触发器是时序逻辑电路的基本单元组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。

时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关，具有记忆功能。

22.1 双稳态触发器稳态触发器、无稳态触发器（多谐振荡器）。

双稳态触发器中又包含RS触发器、JK触发器、D触发器和T触发器等。

1 R S 触发器1.基本RS 触发器&G1&G2由两个与非门交叉连接而成Q QD R DSD S D R 0 11 01 10 01不变不定Q &G1&G2Q QD R DSD D 1Q 0Q ==10101011输出变为：0Q 1Q ==&G1&G2Q Q D R D SD D 00110101输出保持：0Q 1Q ==&G1&G2Q Q D R D S=D,1=R时，触发器原状态若为“0”，D S则新状态为“1”。

若原状态为“1”，则新状态仍为“1”。

即无论原状态如何，基本RS触发器都输出“1”，所谓“置位”状态。

0,1==D D R S 时考虑到电路的对称性，触发器的输出状态应为“0”，即所谓“复位”状态。

D R D S 直接复位端（RESET ）直接置位端（SET ）低电平有效D D 1011101输出保持原状态：0Q 1Q ==0Q 1Q ==&G1&G2Q QDR DSD D 1Q 0Q ==01110110输出保持原状态：1Q 0Q ==&G1&G2Q QDR DS结论时，触发器原状态若为“0”，则新状态为“0”。

若原状态为“1”，则新状态仍为“1”。

即无论原状态如何，基本RS 触发器输出都保持原状态不变。

1,1==D D S R输入R D =0, S D =0时011输出全是1与逻辑功能相矛盾且当同时变为1时，速度快的门输出先变为0，另一个不变。

第21章 触发器和时序逻辑电路191、触发器按其工作状态是否稳定可分为( b )。

(a)RS 触发器，JK 触发器，D 触发器，T 触发器；(b)双稳态触发器，单稳态触发器，无稳态触发器；(c)主从型触发器，维持阻塞型触发器。

192、逻辑电路如图所示，当A=“1”时，基本RS 触发器( c )。

(a)置“1”； (b)置“0”； (c)保持原状态。

A193、 逻辑电路如图所示，分析C ，S ，R 的波形，当初始状态为“0”时，输出Q 是“0”的瞬间为( c )。

(a)1t ； (b)2t ； (c)3t 。

C S Rt 1t 2t3194、 某主从型JK 触发器，当J=K=“1”时，C 端的频率f=200Hz ，则Q 的频率为( c )。

(a)200Hz ； (b)400Hz ； (c)100Hz 。

195、逻辑电路如图所示，当A=“1”时，C 脉冲来到后JK 触发器( a )。

(a)具有计数功能； (b)置“0”； (c)置“1”。

A196、 逻辑电路如图所示，A=“0”时，C 脉冲来到后D 触发器( b )。

(a)具有计数器功能； (b)置“0”； (c)置“1”。

A 197、逻辑电路如图所示，分析C 的波形，当初始状态为“0”时，输出Q是“0”的瞬间为( a )。

(a) 1t ； (b)2t ； (c)3t 。

C t 1t 2t 3198、逻辑电路如图所示，它具有( a )。

(a)D 触发器功能； (b)T 触发器功能； (c)T'触发器功能。

199、逻辑电路如图所示，它具有( b )。

(a)D 触发器功能； (b)T 触发器功能；(c)T'触发器功能。

200、时序逻辑电路与组合逻辑电路的主要区别是( c )。

(a)时序电路只能计数，而组合电路只能寄存；(b)时序电路没有记忆功能，组合电路则有；(c)时序电路具有记忆功能，组合电路则没有。

201、寄存器与计数器的主要区别是( b )。