当前位置：文档之家 › 集成电路设计实验报告

集成电路设计实验报告

  • 格式：doc
  • 大小：437.00 KB
  • 文档页数：9

集成电路版图设计教师：李兰英专业：电子科学与技术：陈国栋学号：201020109122时间：2012年11月28号集成电路版图设计——与Tanner EDA 工具的使用一、Tanner的L-Edit版图编辑器Tanner EDA 工具是有Tanner Research公司开发的系列集成电路设计软件，包括前端设计工具（Front End Tools）、物理版图工具（Physical Layout Tools）、仿真验证工具（T-Spice）、波形分析工具（W-Edit）；物理版图工具包括：L-Edit 版图编辑器（L-Edit Layout Editor）、L-Edit交互式DRC验证工具（L-Edit Interactive-DRC）、电路驱动版图工具（Schematic Driven Layout）、L-Edit 标准单元布局布线工具（L-Edit Standard Place and Route）和器件自动生成工具（Device Generators）；验证工具包括设计规则验证工具（L-Edit Standard DRC）、版图与电路图一致性检查工具（L-Edit LVS）、提取工具（L-Edit Spice Netlist Extraction）、节点高亮工具（L-Edit Node Highlighting）等。

二、使用版图编辑器画反相器的版图（1）启动版图编辑器L-Edit；（2）新建文件。

（3）对文件进行重命名；（4）设计格点与坐标；（5）调用“NMOS”和“PMOS”晶体管作为例化单元。

使用“I”或使用Cell ——Instance命令来调用“PMOS”单元。

在出现的Select Cell toInstance对话框中，通过点击Browse按钮浏览到“MOS”文件，可以看到在该文件下有“NMOS”和“PMOS”两个单元。

点击Browse按钮后点击确认键“OK”，可以看到已经添加了“PMOS”单元。

利用同样的方法可以讲“NMOS”单元添加进来。

（6）连接“NMOS”晶体管和“PMOS”晶体管的栅极。

从CMOS反相器电路图中可以发现，“NMOS”晶体管和“PMOS”晶体管的栅极要连接在一起作为反相器的输入端，所以可以在摆放“NMOS”晶体管和“PMOS”晶体管的时候将两者的栅极对准，一遍直接进行连接，然后再绘图层调色板中选择多晶硅（Poly）层最为绘图层，并在绘图工具栏中选择绘图形状，然后画出一条宽度与晶体管栅极相等的多晶硅层矩形，将两个晶体管的栅极进行连接；（7）连接晶体管的漏极。

使用金属1层将两个晶体管的漏极连接起来，金属线的宽度与该金属上所流过的电流及金属本身的电流密度等有关。

（8）画电源线和底线。

“PMOS”晶体管的源极要连接到电源上，“NMOS”晶体管的源极要连接到地上，所以在方向器的版图中要画出电源线和地线。

电源线和地线所用的绘图层为金属1层。

通常将电源线和地线的宽度设置得稍微宽一些；（9）添加节点名；（10）连接电源线和地线；（11）加入反相器的输入端；（12）添加输入端口的节点名；（13）添加输出端口的节点名；（14）新建阱与接触单元和衬底接触单元；（15）将衬底接触和阱接触添加到反相器单元中；（16）DRC规则检查；效果如下图：（17）连接“NMOS”晶体管和“PMOS”晶体管的栅极。

从CMOS反相器电路图中可以发现，“NMOS”晶体管和“PMOS”晶体管的栅极要连接在一起作为反相器的输入端，所以可以在摆放“NMOS”晶体管和“PMOS”晶体管的时候将两者的栅极对准，一遍直接进行连接，然后再绘图层调色板中选择多晶硅（Poly）层最为绘图层，并在绘图工具栏中选择绘图形状，然后画出一条宽度与晶体管栅极相等的多晶硅层矩形，将两个晶体管的栅极进行连接；（18）连接晶体管的漏极。

使用金属1层将两个晶体管的漏极连接起来，金属线的宽度与该金属上所流过的电流及金属本身的电流密度等有关。

（19）画电源线和底线。

“PMOS”晶体管的源极要连接到电源上，“NMOS”晶体管的源极要连接到地上，所以在方向器的版图中要画出电源线和地线。

电源线和地线所用的绘图层为金属1层。

通常将电源线和地线的宽度设置得稍微宽一些；（20）添加节点名；（21）连接电源线和地线；（22）加入反相器的输入端；（23）添加输入端口的节点名；（24）添加输出端口的节点名；（25）新建阱与接触单元和衬底接触单元；（26）将衬底接触和阱接触添加到反相器单元中；三、RTS”被设置，则在网表的注释语句中写出短路的器件，否则短路的器件四、版图的提取版图的提取是对版图进行验证的一种方法。

提取版图会产生一个网表，网表是对于版图相对应的电路图的器件和连接关系进行描述的文件。

网表可以用于对版图进行验证。

提取的过程是通过版图集合图形和它们所代表的电路器件之间的关联性来定义的。

这种关联式在提取定义文件（.ext）中定义的。

在提取定义文件中包含了要提取的器件和连接的一个列表。

提取定义文件可以利用定义两个不同工艺层之间的连接以及以类别、器件绘图层、引脚和模板名称定义的器件。

要提取节点或元件到网表中，必须在节点或元件的绘图层上添加端口，端口是用与节点或元件相同的绘图层上的方框或多边形来表示的，因此在版图中仅仅需要绘出节点或元件而不用对端口进行标注，抽取网表的时候会忽略次节点或元件。

利用命令Tools——Extract可以从当前激活的文件中提取网表。

1、General标签的选项（1） Extract definition file：输入的提取定义文件。

可以用Browse按钮浏览选择该文件，点击后面的“Edit”按钮可以将文件已文本方式打开；（2） SPICE extract output file：包含提取后网表的输出文件的名字。

可以用Browse按钮选择输出文件的路径，点击后面的“Edit”按钮可以将输出文件以文本方式打开，这样会同时将Extract对话框关闭；（3） Overwrite existing output files：此选项被选中，将会导致SPICE输出文件自动重写；（4） Label all devices：对每个未被命名的器件，在器件所在位置创建一个端口。

2、Output标签的选项（1） Write node names aliases：在网表文件开头的“NODE NAME ALLASES”节中，将与每个节点相关的节点名都进行注释；（2） Write device coordinates:在SPICE语句的末尾写出器件左下角和右上角的坐标作为行注释；（3） P-Spice compatible comments:用分号“；”作为行注释符号来代替“$”以达到与P-Spice的格式相一致的目的；（4） Write terminal names for subcircuits：在注释语句中给出子电路的端点名和网表中子电路的状态；（5） Write shorted devices：如果在提取定义文件中“IGNORE_SHO将被忽略；如果在提取定义文件中“IGNORE_SHORTS”没有被设置，则在网表中短路的器件将作为正常器件被写进；（6） Write layer cap.&resistance warnings:将缺少的绘图层电容和电阻的值写进网表的警告信息中；（7） Write node-element crossreference：将节点和器件的前后参照表写进网表文件的注释中，同时也列出器件的端点、节点，识别器件的多边形之间的边界及器件的位置；（8） Write nodes and devices as：用来选择节点的命名方式；（9） Write values in scientific notation：当此选项选中的时候，数值以科学计数法表示；（10） Write verbose SPICE statements：当此选项选中的时候，网表文件中电阻、电感和电容的值用“R=，L=，或C=”的形式表示；（11） Write empty subcircuit definition：在网表文件的顶端写一个空的子电路定义块，至在抽取子电路的时候才有可能用到；（12） Write .END statement：在网表的结尾以“.END statement”结束；（13） Wrap lines greater than 80 chars：在网表文件中，当一行的字符超过80个的时候，另起一行；（14） SPICE include statement：指定一个文本并将其写进输出网表文件中，通常会写进.include file命令，在这里file代表一个模块或子电路的文件名。

3、Subcircuit标签的选项（1） Recognize subcircuit instances：激活子电路识别；（2） Subcircuit recognition layer：对子电路识别层进行命名；（3） Write netlist as a subcircuit definition（.SUBCKT…ENDS）：如果选中次选项，则将以子电路格式写出整个网表；（4） Flag improper overlaps：此选项用来控制对“几何违反”所作的反应；（5） Ignore subcircuit connection ports with nemes：列出子电路提取是要忽略的端口（6） Subcircuit cross port names：列出子电路提取时的子电路交叉端口。

四、Tanner的S-Edit使用（1）打开S-Edit程序；（2）另存为文件；（3）环境设置；（4）编辑模块；（5）浏览元件库；S-Edit本身附有4个元件库，分别是：scmos.sdb , spice.sdb , pages.sdb ,和element.sdb；（6）从元件库应用模块：找到NMOS、PMOS、Vdd与Gnd这四个模块；（7）编辑反相器：按住“Alt”键拖动鼠标，可移动对象。

注意MOSFET_N与MOSFET_P 选项分别有4个节点，Vdd与Gnd选项分别有一个节点。

注意，在两个对象相连接处，个节点上小圆圈消失即代表连接成功；（8）加入联机：走线时需注意，是联机符号还是线符号；（9）加入输入端口和输出端口：利用S-Edit提供的输入端口和输出端口按钮，标明次反相器的输入输出信号的位置与名称；（10）建立反相器符号；（11）加入输入端口和输出端口；（12）更改模块名称；注意大小写名称需一致；（13）反相器设计成果：效果如图：（14）模块输出格式：S-Edit可将模块的内容输出成几种文字形式，在其中的Select Export Data Type 下拉列表中可以看到6中输出格式；（15）输出成SPICE文：将设计好的S-Edit电路图输出成SPICE格式，可以借助于T-Spice 分析与模拟此设计电路的性质，可选择File——Export命令输出，会自动输出成SPICE文件并自动打开T-Spice与转出文件。

合集下载

本科生课-集成电路版图设计-实验报告

本科生课-集成电路版图设计-实验报告

西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。

图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。

然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。

图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。

图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。

集成电路实验报告

集成电路实验报告

班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。

2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。

3. 学习使用集成电路设计软件，如Cadence、LTspice等。

4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。

二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。

2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。

3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。

4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。

三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。

- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。

- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。

- 完成原理图设计后，保存文件。

2. 版图设计：- 打开Cadence软件，选择版图设计模块。

- 根据原理图，绘制晶体管、电阻和电容的版图。

- 设置版图规则，如最小线宽、最小间距等。

- 完成版图设计后，生成GDSII文件。

3. 仿真分析：- 打开LTspice软件，选择仿真模块。

- 将GDSII文件导入LTspice，生成对应的原理图。

- 设置仿真参数，如输入电压、仿真时间等。

- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。

4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。

- 将原理图和版图导入匹配模块。

- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。

- 修正错误，确保版图与原理图完全一致。

四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。

数字集成电路设计实验报告

数字集成电路设计实验报告

数字集成电路设计实验报告
摘要：
本实验旨在设计一个数字集成电路，实现特定功能。

本报告将介绍实验目的、背景和理论知识、设计方法、实验步骤、结果分析和讨论以及实验总结。

1.实验目的：
设计一个数字集成电路，实现特定功能，并通过实验验证设计的正确性和可行性。

2.背景和理论知识：
简要介绍数字集成电路的基本概念和原理，并介绍与本实验相关的理论知识，包括逻辑门、布尔代数、时序电路等。

3.设计方法：
本部分将详细介绍实验中采用的设计方法，包括采用的逻辑门类型、布尔代数的转换方法、时序电路的设计方法等。

4.实验步骤：
本部分将详细描述实验的具体步骤，包括电路图的绘制、器件的选择和布局、逻辑设计的步骤、时序电路的设计方法、电路的仿真等。

5.结果分析和讨论：
本部分将对实验结果进行分析和讨论，比较设计与实际结果的差异，分析可能的原因，并讨论实验的局限性和改进方向。

6.实验总结：
总结实验过程中的收获和经验，评估实验的结果和设计的可行性，并提出对未来工作的展望和建议。

通过对数字集成电路设计实验的详细介绍和分析，本报告旨在提供一份完整的实验报告，帮助读者理解实验过程和结果，并为今后的设计工作提供参考。

模拟cmos集成电路设计研究生课程实验报告

模拟cmos集成电路设计研究生课程实验报告

模拟CMOS集成电路设计研究生课程实验报告一、概述在现代集成电路设计领域，模拟CMOS集成电路设计一直是一个备受关注的课题。

本实验旨在通过对模拟CMOS集成电路设计相关内容的学习和实践，加深对该领域的理解，并提升设计实践能力。

本文将介绍实验内容、实验过程和实验结果，并结合个人观点对模拟CMOS集成电路设计进行探讨。

二、实验内容1. 实验名称：基于CMOS工艺的运算放大器设计与仿真2. 实验目的：通过对基本运算放大器的设计与仿真，理解模拟CMOS 集成电路设计的基本原理和方法。

3. 实验要求：设计一个基于CMOS工艺的运算放大器电路，并进行仿真验证。

4. 实验器材与软件：PSPICE仿真软件、计算机、基本电路元件。

三、实验过程1. 设计基本运算放大器电路a. 根据理论知识，选择合适的CMOS工艺器件，并进行电路拓扑设计。

b. 计算电路的主要参数，如增益、带宽、输入输出阻抗等。

c. 优化设计，满足实际应用需求。

2. 运算放大器电路仿真a. 在PSPICE软件中建立电路模型。

b. 分析仿真结果，验证设计参数是否符合预期。

c. 优化设计，使得电路性能达到最佳状态。

四、实验结果经过反复设计与仿真，最终得到了一个基于CMOS工艺的运算放大器电路。

在PSPICE软件中进行仿真测试，结果表明设计的运算放大器电路性能良好，能够满足设计要求。

在输入端加入正弦波信号，输出端得到经过放大和处理的信号，验证了电路的正常工作。

五、总结与回顾通过本次实验，我深刻理解了模拟CMOS集成电路设计的基本原理和方法。

从初步设计到最终仿真，我逐步掌握了电路设计与优化的过程，并将理论知识应用到实践中。

在今后的学习和工作中，我将继续深入研究模拟CMOS集成电路设计，不断提升自己的技能。

六、个人观点与理解模拟CMOS集成电路设计是一个复杂而又具有挑战性的领域。

在实验过程中，我深刻意识到了理论知识与实际应用的紧密通联，只有不断实践与探索，才能够更好地理解与掌握。