当前位置：文档之家 › 数电 第六章

数电 第六章

  • 格式：ppt
  • 大小：4.70 MB
  • 文档页数：76

下载文档原格式

  / 76

合集下载

数字电子技术基础-第六章_时序逻辑电路(完整版)

数字电子技术基础-第六章_时序逻辑电路(完整版)

T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）

CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0

CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3

北京航空航天大学：数字电子技术基础 教学课件第六章 可编程逻辑电路

北京航空航天大学：数字电子技术基础 教学课件第六章 可编程逻辑电路

【例2】 用2片(32x8) ROM芯片扩展成 128x4 ROM
3、用存储器实现组合逻辑函数
【例1】 试用ROM设计一个八段字符显示的译码器。
输 入 输 出
显 示
D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
a b c d e f g h 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 0 0 1 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 1 0 1 1 0 1 1 1 1 0 1 0 0 0 1 1 1 0
【例】 用4片328ROM扩展成3232ROM。
2、字扩展 用256片(512x8) ROM芯片扩展成 128Kx8 ROM 【例1】
行选择 16片 __ CE __ 0 CE1
512x8 ROM
...
...
512x8 ROM
16片 ...
4-16
512x8 ROM
...
4-16 译码
512x8 ROM 列选择
第六章
“软件固化”,
可编程逻辑电路
“以存代算”思想的体现 用软件设计硬件：硬件描述语言(HDL)

西安电子科技大学数电答案第六章

西安电子科技大学数电答案第六章

39.试分析图 P6-39 所示的各时序电路。 （1）列出图（a）,（b）, （c）, （d）各电路的状态表，指出电路的逻辑功能。 （2）画出图（e）,（f）电路的输出波形，指出电路的逻辑功能。 解： （1）图（a）的态序表如表解 6-39（a）所示，该电路为模 6 计数器（或 6 分频电路） ，
n 1 8.解：状态方程为： Q0 X , Q1n1 XQ0 XQ1
输出函数为： Z X Q1 状态表如表解 6-8 所示，状态图如图解 6-8 所示。 逻辑功能为：110 序列检测器。
9.
n 1 n 1 Q 0 Q 2 Q1 Q 2 Q0 Q1Q2 , Q1n1 Q0 , Q2 Q1 解：状态方程为： Q0
15. 解：设 S 0 为初始状态；
S1 为接收到一个 1 的状态；
S 2 为在收到 1 后接收到一个 0 的状态；
S 3 为在顺序收到 10 后接收到一个 1 的状态；
S 4 为在顺序收到 101 后接收到一个 1 的状态；状态图如图解 6-15（1） （2）所示.
16.解： （a）最大等价类为：[AF],[BE],[CG],[D]，简化状态表如表解 6-16（a）所示。 （b）最大等价类为：[ABC],[D],[E],简化状态表如表解 6-16（b）所示。
37.解：用 74LS161 实现模 7 计数器，组合电路真值表如表解 6-37 所示。逻辑电路如图解 6-37 所示。
38.解： （1）用 74LS161 实现模 7 计数，Z 由 CP 和 X 相与得到，函数表如表解 6-38（1） 所示，逻辑电路图如图解 6-38（1）所示。
（2）采用计数型：可用 74LS194 构成模 6 扭环型计数器，然后再用一片 3-8 译码器实 现双序列码输出：Z1 110100 , Z 2 010011 。 序列码输出函数表如表解 6-38 （2） 所示， 逻辑电路图如图解 6-38（2）所示。 （3）八路脉冲分配器：用 74LS161 实现模 8 计数，时钟 CP 同时作为 3-8 译码器的 选通信号，只有当 CP=1 时才有译码输出，其电路图和波形图如图解 6-38（3a）(3b)所示。

数字电路第6章(1时序逻辑电路分析方法)

数字电路第6章(1时序逻辑电路分析方法)

数字电路第6章(1时序逻辑电路分析方法)1、第六章时序规律电路本章主要内容6.1概述6.2时序规律电路的分析方法6.3若干常用的时序规律电路6.4时序规律电路的设计方法6.5时序规律电路中的竞争-冒险现象1.时序规律电路的特点2.时序规律电路的分类3.时序规律电路的功能描述方法§6.1概述一、时序规律电路的特点1、功能：任一时刻的输出不仅取决于该时刻的输入；还与电路原来的状态有关。

例:串行加法器:两个多位数从低位到高位逐位相加一、时序规律电路的特点2.电路结构①包含存储电路和组合电路，且存储电路必不行少；②存储电路的输出状态必需反馈到组合电路输入端，与输入变量共同确定组合规律的输出。

yi:输出信号xi:输2、入信号qi:存储电路的状态zi:存储电路的输入可以用三个方程组来描述：Z=G(X,Q)二、时序电路的分类1.依据存储电路中触发器的动作特点不同时序电路存储电路里全部触发器有一个统一的时钟源;触发器状态改变与时钟脉冲同步.同步：异步：没有统一的时钟脉冲，电路中要更新状态的触发器的翻转有先有后，是异步进行的。

二、时序电路的分类2.依据输出信号的特点不同时序电路输出信号不仅取决于存储电路的状态，而且还取决于输入变量。

Y=F(X,Q)米利(Mealy)型：穆尔(Moore)型：输出状态仅取决于存储电路的状态。

犹如步计数器Y=F(Q)三、时序规律电路的功能描述方法描述方法3、规律方程式状态转换表状态转换图时序图三、时序规律电路的功能描述方法(1)规律方程式：写出时序电路的输出方程、驱动方程和状态方程。

输出方程反映电路输出Y与输入X和状态Q之间关系表达式；驱动方程反映存储电路的输入Z与电路输入X和状态Q之间的关系状态方程反映时序电路次态Qn+1与驱动函数Z和现态Qn之间的关系三、时序规律电路的功能描述方法(2)状态〔转换〕表：反映输出Z、次态Qn+1和输入X、现态Qn间对应取值关系的表格。

(3)状态〔转换〕图：(4)时序图：反映时序规律电路状态转换规律及相应输入、输出取值关系的有向图形。

数字电路答案第六章

数字电路答案第六章

第六章可编程逻辑器件PLD可编程逻辑器件PLD是由用户借助计算机和编程设备对集成电路进行编程，使之具有预定的逻辑功能，成为用户设计的ASIC芯片。

近年来，可编程逻辑器件从芯片密度上、速度上发展相当迅速，已成为集成电路的一个重要分支。

本章要求读者了解PLD器件的工作原理，掌握用可编程逻辑器件设计数字电路的方法。

为掌握使用电子设计自动化和可编程逻辑器件设计电路系统的后续课程打下良好的基础。

第一节基本知识、重点与难点一、基本知识（一）可编程逻辑器件PLD基本结构可编程逻辑器件PLD包括只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL和可擦写编程逻辑器件EPLD等。

它们的组成和工作原理基本相似，其基本结构由与阵列和或阵列构成。

与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。

在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD的“与或”结构对实现数字电路具有普遍意义。

（二）可编程逻辑器件分类1.按编程部位分类PLD有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：（1）与阵列固定，或阵列可编程；（2）与或阵列均可编程；（3）与阵列可编程，或阵列固定。

2.按编程方式分类（1）掩膜编程；（2）熔丝与反熔丝编程；（3）紫外线擦除、电可编程；（4）电擦除、电可编程；（5）在系统编程（Isp）。

（三）高密度可编程逻辑器件HDPLD单片高密度可编程逻辑器件HDPLD（High Density Programmable Logic Device）芯片内，可以集成成千上万个等效逻辑门，因此在单片高密度可编程逻辑器件内集成数字电路系统成为可能。

HDPLD器件在结构上仍延续GAL的结构原理，因而还是电擦写、电编程的EPLD 器件。

数电第五版(阎石)第六章课后习题及答案

数电第五版(阎石)第六章课后习题及答案

2 1 0 2 1 0 1 0 2 1 0 ' ' ' ' 2 1 0 1 0 1 0 1 0 ' ' ' ' ' 2 1 0 2 1 0 1 0 2 1 0
) Q (Q
) 0 (Q
电路图如下图所示：
【题6-34】设计一个控制步进电机三相六状态工作的逻辑电 路。如果用1表示电机绕组导通，0表示电机绕组截止，则三 个绕组ABC的状态转换图应如下图所示。M为输入的控制变 量，当M=1时 为正转，M为0时为反转。
第六章 时序逻辑电路
解：74160的状态转换图如A6.24所示；当A=0时74LS147的输 ' ' ' ' 出为Y 3 Y 2 Y 1 Y 0 1110 ,74160的数据输入端 D 3 D 2 D 1 D 0 0001 则状态转换顺序将如图所示，即成为九进制计数器。输出的 脉冲Y的频率为CLK频率的1/9。以此类推可得：
低电平 输入端 1/9 1/8 1.11 1.25
1/7 1/6
1/5 1/4 1/3 1/2 0
1.43 1.67
2 2.5 3.33 5 0
【6.29】设计一个序列信号 发生器电路，使之在一系列 CLK信号作用下能周期性地 输出“0010110111”的序列 信号。 解：方案：十进制计数器 和8选1数据选择器 十进制计数器选用74160， 则计数器状态 Q 3 Q 2 Q 1 Q 0 与输出Z之间的关系真值 表如右图所示。
MQ MQ MQ
*
' 2 ' 3 ' 1
பைடு நூலகம்

M Q M Q M Q
' '

数电 第6章时序电路

' 2 ' 3 ' 1 ' 3 ' 0 ' (Q1Q0 )Q2 (Q3' (Q1Q0 )' )Q2
J2
* 1 ' 1 ' 0
K '2
' 1 ' 0
Q Q Q0 Q1Q Q0Q Q Q1
J1
* ' ' ' Q0 Q3' Q0 Q2 Q0 ' 3 ' 2 ' 0 '
' K1
0 0 1 1 0 1 1 0
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 0
1 0 1 0 1 0 1 0
6.4 同步时序逻辑电路的设计方法
逻辑电路设计:给定设计要求(或者是一段文字描叙,或 者是状态图),求满足要求的时序电路. 设计步骤:
1、进行逻辑抽象,建立电路的状态转换图(状态转换表)。 在状态表中未出现的状态将作为约束项 2、选择触发器,求时钟方程、输出方程和状态方程； 时钟:若采用同步方案,则CP1=CP2=CPn； 如果采用异步方案, 则需根据状态图先画出时序图,然后从翻转要求出发,为各个 触发器选择合适的时钟信号； 输出：输出与现态和输入的逻辑关系； 状态：各触发器的次态输出方程。
这三组方程反映的电路中各个变量 之间的逻辑关系。
3、进行计算:从输出方程和状态方程，不能看出电路 状态的变化情况。还需要转换成状态转换表和状态转 换图。
状态转换表：把任一组输入变量的值和电路的初态值代入状态 方程和输出方程，得到电路的次态和输出值；把得到的次态作 为新的初态，和现在的输入变量值再代入状态方程和输出方程， 得到电路新的次态和输出值。如此继续下去，把每次得到的结 果列成真值表的形式，得到状态转换表。

数字电子技术基础：第六章 时序逻辑电路


为4进制加法计数器
为4进制减法计数器
6.2.时序逻辑电路的分析方法
可以合成一个状态转换表为：
A＝0时
Q2 Q1 Q2* Q1* Y
00 0 1 0 01 1 0 0 10 1 1 0 11 0 0 1
A＝1时
Q2 Q1
Q2* Q1* Y
0 0 0 1 11 10
A
0
01 10 00
00 1
11 0
②
驱动方程Y F ( X ,Q)
zk g1(x1, x2 ,, xi , q1, q2 ,, ql )
6.1 概述
图6.1.1
q1* h1(z1, z2 ,, zi , q1, q2 ,, ql )
③
状态方程Q* H (Z,Q )
ql hl (z1, z2 ,, zi , q1, q2 ,, ql )
6.1 概述
一、时序逻辑电路：
在任意时刻的输出信号不仅取决于当时的输入信 号，而且还取决于电路原来的状态。 二、时序逻辑电路的构成及结构特点：
时序 逻辑电路 的构成可 用图6.1.1 所示框图 表示
图6.1.1
6.1 概述
特点：
图6.1.1
1.时序逻辑电路包含组合逻辑电路和存储电路两个部 分； 2.存储电路的输出状态必须反馈到组合电路的输入端， 与输入信号一起，共同决定组合逻辑电路的输出。
), K
2
K1 1 (Q1Q3 )
J3 Q1Q2 ,
K3 Q2
6.2.时序逻辑电路的分析方法
（2) 状态方程：
JK触发器的特性方程
Q* JQ K Q
将驱动方程代入JK触发器的特性方程中，得出电 路的状态方程，即
J1 (Q2Q3 J 2 Q1,

数字电子技术第六章ch5


计数器是快速记录输入脉冲个数的部件。 按计数进制分：有二进制计数器、十进制 计数器和任意进制计数器。按计数增减分： 有加法计数器、减法计数器和加/减计数 器。按触发器翻转是否与 CP 同步分，有 同步计数器和异步计数器。
中规模集成计数器的功能完善、使用方便灵活。功能 表是其正确使用的依据。用中规模集成计数器可以很方 便地构成 N 进制(任意进制)计数器。主要方法有以下两 种：
二、 集成计数器故障的查找与排除
2. 计数器计数不正常
(3) 个位计数器和十位计数器以相同的速度同时进行加 法计数。这可能是十位计数器 74HC160(2) 的计数控制端 CTT 和 CTP 错接到高电平上，而没有和个位计数器 74HC160(1) 的进位输出端 CO 相连。只要将 74HC160(2) 的 CTT 和 CTP 与高电平断开， 改为和 74HC160(1) 的 CO 相连即可。
二、 集成计数器故障的查找与排除
3. 计数器的进位不正常
(1) 个位计数器计数正常，十位计数器没有进位。可能 有如下原因：
① 个位计数器的进位输出 CO 端与十位计数器的计数 控制端 CTT、CTP 之间没有连线或连线已断；
② 个位计数器的 CO 端与十位计数器的CTT、CTP的连 线正确，但CTT 和 CTP 中有错接低电平的；
寄存器主要用以存放数码。移位寄存器不但可以存 放数码，而且还能对数码进行移位操作。
移位寄存器有单向移位寄存器和双向移位寄存器。 集成移位寄存器使用方便、功能全、输入和输出方式 灵活，功能表是其正确使用的依据。用移位寄存器可 方便地组成顺序脉冲发生器（环形计数器）和扭环计器不计数 2. 计数器计数不正常 3. 计数器进位不正常
二、 集成计数器故障的查找与排除

《数字电子技术》 第6章 时序电路地分析与设计


3
列状态表
QQ10nn11

Q0n Q1n Q0n0Biblioteka 10Z Q1nQ0n
001 0 1 1
0
010 1 0 1
0
011 1 1 1
0
100 0 0 0
1
Q11nn11 Q00nn11

01010101 01
010101
1 1
0 1
Q1n1 X Q0 Q1 Q0n1 Q0
QZ n1Q1QD2
因为本题要 求选用D触发器, 所以化简时不需 要将卡诺图按 Qi=1和Qi=0划分 为两个区域，直 接由卡诺图求出 最简式即可。
比较，得驱动方程：
D1 X Q0 Q1
D0 Q0
5 电路图
同步可逆四进制计数器逻辑电路图
1、时序逻辑电路的构成
由图中可以看出，时序逻辑电路包含组合逻辑电路和存 储电路两部分，存储电路具有记忆功能通常由触发器担任； 存储电路的状态反馈到组合逻辑电路的输入端，与外部输入 信号共同决定组合逻辑电路的输出。所以，时序逻辑电路中 ，任一时刻的输出不仅与该时刻输入变量的取值有关，而且 与该时刻电路所处的状态有关。
由题意 2 列状态
图
3 列状态表
控制端
进借位 标志
4 求状态方程、驱动方程及输出方程
根据状态表填写次态和输出函数卡诺图，从而求得次 态和输出方程组，然后将各状态方程与所选用的触发器的 特征方程对比，便可求出驱动方程。
输出方程：
Q1n1 X Q0 Q0n1 Q0 Z Q1Q2
状态方程
例6.2
1 列方程式
驱动方程：JJ21

n
Q1 Q2n
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

0 1 2 3 4 5 6 7 8 9 10
3、器件实例：二－五－十进制异步计数器74LS290
思考：为怎样的计数方式？
3、器件实例：二－五－十进制异步计数器74LS290Fra bibliotek异步 置9
异步 清0
具有异步置9与异步清0的功能。
3、器件实例：二－五－十进制异步计数器74LS290
输出
CP输入
74LS290 2－5－10进制计数器 (a) 外引脚图 (b) 逻辑符号
0
1 2
3
4 5 6 0 1
0 0 0 1 1 1 0 1 0
0 0 1 1 1 0 0 0 1
0 1 1 1 0 0 0 1 0
0 0 0 0 0 1 0
1
0
状态图
排列顺序：
n n Q 2 Q1n Q0
/Y /0 /0 000→001→011 /1↑ ↓/0 100←110←111 /0 /0 (a) 有效循环 (b) 010 /1 无效循环 /0 101
00 1 10 0 011
01 0
10 1
?
高 3、器件实例：二－五－十进制异步计数器74LS290 位 端
低 位 端
CLK
Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0
一、同步计数器 1. 同步二进制计数器 工作速度较快，工作频率也 较高 ①同步二进制加法计数器 • 原理： 0＋1＝1 0111＋1＝1000 010111＋1＝011000 设计思路：若用T触发器构 成计数器，则第i位触发 器输入端Ti的逻辑式应 为： Ti Qi 1Qi 2 ... Q0
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成， 可存放一组N位二值代码。 ②只要求其中每个触发器可臵1，臵0。
例：用边沿触发的74HC175
74 HC175 有异步臵 0功能。
CLK 时，将 D0 ~ D3 存入，与此前后的 D状态无关，
扩展应用（4位
8位）
例1: 使八个灯从左至右依次变亮,再从左至右依次熄 灭，应如何连线? 移位脉冲 右移 8 个 1，再右移 8 个 0
….
0
1
5V
….
0
1
5V
VCCQ0 Q1 Q2 Q3 CP S1 S0 74LS194
R DSR D0 D1 D2 D3 DSLGND
VCCQ0 Q1 Q2 Q3 CP S1 S0
0 0 1 1 1 0 0 1
0 1 1 1 0 0 1 0
1 1 1 0 0 0 0 1
0 0 0 0 0 1
1
0
现
态
次 现 态态
状态转换表
输出 次
态
输出
n Q2 Q1n Q0n
n 1 1 n QCLK Q1n Q1n 0n 0n Y Q2 1 Q1n 1 Q0n 1 Y QQ 1 2 2
1. N > M 原理：计数循环过程中设法跳过N－M个状态 具体方法： 1)臵零法（复位法）:适用于有清零端的计数器 2)臵数法（臵位法）:适用于有预臵数功能的计数器
例：将十进制的74160接成六进制计数器
异步臵零法
臵数法 臵入1001
CLK R LD D EP ET
工作状态 臵 0（异步） 预臵数（同步） 保持（包括C） 保持（C=0） 计数
1. 二进制计数器 异步二进制加法计数器 在末位+1时，从低位 到高位逐位进位方 式工作 原则：每位”1”→“0”， 向高位发出进位请 求，使高位翻转
3、器件实例：二－五－十进制异步计数器74LS290
二进制计数器
3、器件实例：二－五－十进制异步计数器74LS290
五进制计数器
Q3 Q2 Q
1
00 0
Y F (Q )
仅取决于电路状态
3.按逻辑功能划分有： 计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲 发生器等 注：有些电路没有组合逻辑电路；有些电路没有输入信号。
时序逻辑电路的分析方法
时序电路的分析步骤： 电路图 驱动方程、 输出方程和 状态方程
判断电路 逻辑功能
状态图、 状态表或 时序图
异步 置数
三、任意进制计数器的设计 • 常见的定型产品有：十进制、十六进制（4位二进 制）、7位二进制、12位二进制、14位二进制等 • 若需其它进制计数器，可在此基础上进行设计 • 用MSI构成任意进制计数器的方法
任意进制计数器的构成方法
常用方法：用已有的N进制芯片，组成M进制计数器
(1) M < N: 用一片N进制计数器即可 (2) M > N:视情况需用多片N进制计数器
&
Y
例
CP
FF0 1J C1 1K
Q0
FF1 1J C1 1K
Q1
FF2 1J C1 1K
Q2
Q0
Q1
Q2
时钟方程： CP 2
CP CP CP 1 0
n 1 n 2
同步时序电路的时 钟方程可省去不写。
写 方 程 式
输出方程：
Y Q Q
输出仅与电路现态有关， 为穆尔型时序电路。
J 2 Q1n n 驱动方程： J1 Q0 n J 0 Q2
CR D 0 (b)
D1 D2 D3
逻辑功能示意图
①CR=0时异步清零。 ②CR=1、LD=0时同步置数。 ③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行 同步二进制计数。 ④CR=LD=1且CPT· P=0时，计数器状态保持不变。 CP 74LS163的引脚排列和74LS161相同，不 同之处是74LS163采用同步清零方式。
二、时序电路的一般结构形式与功能描述方法 可以用三个方程组来描述：
y1 f1 ( x1 , x2 ,, xi , q1 , q2 ,, ql ) y f ( x , x ,, x , q , q ,, q ) 1 1 2 i 1 2 l j
z1 g1 ( x1 , x 2 , , x i , q1 , q2 , , ql ) z g ( x , x , , x , q , q , , q ) 1 1 2 i 1 2 l k q1* h1 ( z1 , z 2 , , z i , q1 , q2 , , ql ) q h ( z , z , , z , q , q , , q ) l 1 2 i 1 2 l l
电 路 功 能
有效循环的6个状态分别6个十进制数字的格雷码，并 且在时钟脉冲CP的作用下，这6个状态是按如下规律 变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。
*6.2.3 异步时序逻辑电路的分析方法
各触发器的时钟不同时发生 例：
X X 1 0 1
X X
1 1 1
③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192
二、异步计数器
特点：各触发器的CLK脉冲不同，触发器状态刷新 不同步 常用： （1）异步二进制计数器 （2）异步十进制计数器
二. 异步计数器
输出方程 Y F ( X , Q )
驱动方程 Y F ( X , Q ) Z
状态方程 Q* H ( Z , Q )
三、时序电路的分类
1.按动作特点分类：同步时序电路与异步时序电路 同步：使用统一的clk,状态变化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 2.按输出信号的特点分类：Mealy型和Moore型 Mealy型： Y F ( X , Q ) 与X、Q有关 Moore型：
X X 0
0
1
1
减计数
b.双时钟方式 器件实例：74LS193（采用T’触发器，即T=1）
2. 同步十进制计数器 ①加法计数器
器件实例：74 160
CLK
R LD D
EP ET
工作状态 臵 0（异步） 预臵数（同步） 保持（包括C） 保持（C=0） 计数
X
0 1
X 0 1 1 1
X X 0 X 1
X
0 1
X 0 1 1 1
X X 0 X 1
X X 1 0 1
X X
1 1 1
2. N < M
串行进位方式 有四种设计方法: 适合于M=N1 N2的情况 适合于所有情况
并行进位方式
整体清零方式 整体置数方式
2.N < M ①M=N1×N2 N1和N2间的连接有两种方式： a.并行进位方式b.串行进位方式：
计算、列状态表
n Q2 1 Q1n n 1 Q1 Q0n n 1 Q0 Q2n n Y Q1n Q2
现
态
次
态
输出
n n Q2 Q1n Q0
n n Q2 1 Q1n 1 Q0 1 Y
0 0 0 1 1 1 1 0
0 0 1 1 1 0 0 1
0 1 1 1 0 0 1 0
74LS194
R DSR D0 D1 D2 D3 DSLGND
5V 1 SB 清零
6.3.2 计数器
• 计数器是数字系统中使用最多的时序电路 • 功能：计算输入脉冲CLK的个数 • 应用：用于计数、分频、定时、产生节拍脉冲等
•
分类：按时钟：同步、异步 按计数过程中数字增减：加、减和可逆 按计数器中的数字编码：二进制、二-十进制和 循环码… 按计数容量：十进制，六十进制…