电子设计自动化(庄镇泉,胡庆生编著)思维导图

第6章 VHDL的描述语句与描述风格
【例6-3】 IF(a=‘1’) THEN
c<=b; ELSE
c<=d; END IF; 如果a='1'则执行c<=b；否则执行c<=d，然后执行后续语句。
第6章 VHDL的描述语句与描述风格
(3) 格式 3： IF 条件 THEN 顺序执行语句； ELSIF 条件 THEN 顺序执行语句； ELSIF 条件 THEN 顺序执行语句； ELSIF 条件 THEN 顺序执行语句；
第6章 VHDL的描述语句与描述风格
svec(0)<=v1; svec(1)<=v2; svec(2)<=s1; svec(3)<=s2; v1:=b; v2:=b; s2<=b;
-- v1 的值(a)赋给 sevs(0) -- v2 的值(a)赋给 sevs(1) -- s1 的值(a)赋给 sevs(2) -- s2 的值(b)赋给 sevs(3) --立即将 v1 置为 b --立即将 v2 置为 b --由于该赋值语句对于 s2 为最后一个，所以将 s2 置为 b
第6章 VHDL的描述语句与描述风格
WHEN的条件表达式可以有4种形式: (1) WHEN 值=>顺序执行语句。 (2) WHEN 值|值|值|…|值=>顺序执行语句。 (3) WHEN 值TO 值=>顺序执行语句。 (4) WHEN OTHERS=>顺序执行语句。
第6章 VHDL的描述语句与描述风格
--两边长度不一致，通过段下标取值 --两边长度不一致，通过并置符补充位数
第6章 VHDL的描述语句与描述风格
在用MAX plus Ⅱ进行检查时，提示有一个警告，指出在对 s2赋值时第一条语句无效；在编译时有两个警告，除了指出在对 s2赋值时第一条语句无效外，还指出d(8)与“地”相连。通过 MAX plus Ⅱ仿真的波形如图6-1所示。

第4章 VHDL语言介绍
【例4-3】SIGNAL abus : INTEGER RANGE 0 TO15; 说明：abus是一个整数，其取值为0～15。 在应用时整数不能按位访问，并且对整数也不能用逻辑操作 符。如果需要进行逻辑操作或按位访问操作，则可以运用类型转 换函数将整数转换成BIT_VECTOR类型的数后再进行操作。综合器 对abus综合时可用4位二进制数来表示，因此，abus将被综合成 由4条信号线构成的信号。 整数常量的书写方式见例4-4。 【例4-4】 3(十进制整数)，10E4(十进制整数)，16#D2#(十 六进制整数)，2#11011010#(二进制整数)。
VHDL不仅仅是一种仿真语言，它的大部分语句是可综合的， 但也有一部分不支持综合，但其中的可综合语句足以描述一个大 而完整的系统。目前所有的高层综合工具所支持的综合语句都是 IEEE标准的一个子集。
第4章 VHDL语言介绍
因此，VHDL语言可以有两种完全不同的描述：一种是基于仿 真的描述，它可以使用VHDL定义的各种语句，这类程序主要供编 写测试基准程序和各种仿真模型的工程师使用；另外一种是用于 生成具体电路的可综合描述，它只能使用VHDL中的可综合子集， 这类程序主要供从事电路设计的工程师使用，本书中主要偏重于 这种类型的VHDL描述。
4.3 VHDL语言的数据类型 作为一种硬件描述语言，VHDL与其它高级语言一样，其信 号、变量、常量都要指定数据类型。VHDL提供了多种标准的数 据类型，还可以由用户自定义数据类型。VHDL数据类型的定义 相当严格，不同类型之间的数据不能直接代入，即使数据类型 相同、长度不同也不能直接代入。
第4章 VHDL语言介绍
第4章 VHDL语言介绍
【例4-1】SIGNAL a：BIT_VECTOR(7 DOWNTO 0); 说明：信号a被定义为一个8位位长的矢量，其最左边是a(7)， 最右边是a(0)。 【例4-2】SIGNAL a：BIT_VECTOR(0 TO 7); 说明：信号a被定义为一个8位位长的矢量，其最左边是a(0)， 最右边是a(7)。 位与位矢量可以按位进行访问，也可以进行逻辑运算。

05
14.5 交互 式布局及模 块化布局
1
14.7 PCB扇孔
2
14.8 PCB的布 线操作
3
14.9 模块化 设计
4
14.10 PCB设 计后期处理
5
14.11 本章小 结
第15章 进阶实例：RK3288平板 电脑...
15.1 实例简介 15.2 结构设计
15.3 叠层结构及阻 抗控制
15.4 设计要求
10.8 多拓扑的等 长处理
10.7 蛇形走线
10.9 本章小结
第11章 PCB的DRC与生产输出
11.1 功能性DRC 11.2 尺寸标注
11.3 距离测量
11.4 丝印位号的调 整
11.5 PDF文件的输 出
11.6 生产文件的输 出步骤
11.7 生产文件归类 11.8 本章小结
第12章 Allegro 17.4高级设...
05
13.5 原理 图的检查及 PCB网表的 导入
01
13.7 PCB 推荐参数设 置及板框的 绘制
02
13.8 交互 式布局及模 块化布局
03
13.9 类的 创建及颜色 的设置
04
13.10 PCB规则设 置
06
13.12 走 线与铺铜优 化
05
13.11 PCB扇孔及 布线
13.14 生产输出
9.3 固定元器件的 放置
9.4 原理图与PCB的 交互设置
9.6 布局常用操作
9.5 模块化布局
9.7 本章小结
第10章 流程化设计——PCB布线
01
10.1 类与 类的创建
02
10.2 常用 PCB规则设 置

这种基于乘积项的PLD基本上都是由EEPROM和Flash工艺制造 的，其内部含有存储单元，芯片一上电就可以工作，无需其他芯 片配合。
第3章 EDA硬件结构
3．基于查找表(Look-Up-Table)的原理与结构 基于查找表的PLD芯片也称为FPGA，如ALTERA的ACEX、APEX 系列，Xilinx的Spartan、Virtex系列等。查找表(Look-UpTable)简称为LUT，其本质就是一个RAM。目前FPGA中多使用4输 入的LUT，所以每一个LUT可以看成一个有4位地址线的16 × 1的 RAM。在用户通过原理图或HDL语言描述了一个逻辑电路以后， CPLD/FPGA开发软件会自动计算逻辑电路所有可能的结果，并把 结果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于 输入一个地址进行查表，找出地址对应的内容，然后输出即可。 下面来看一个4输入“与”门的例子，其实际的逻辑电路图 及LUT实现方式如图3-6所示。
第3章 EDA硬件结构
早期的可编程逻辑器件只有可编程只读存储器(PROM)、紫外 线可擦除只读存储器(EPROM)和电可擦除只读存储器(EEPROM)三 种。由于结构的限制，它们只能完成简单的数字逻辑功能。
第3章 EDA硬件结构
其后，出现了一类结构上稍复杂的可编程芯片，即简单的可 编程逻辑器件(PLD)，它能够完成多种数字逻辑功能。典型的PLD 由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑 都可以用“与-或”表达式来描述，因此，PLD能以乘积和的形式 完成大量的组合逻辑功能，其结构如图3-1所示。这一阶段的产 品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。 PAL由一 个可编程的“与”平面和一个固定的“或”平面构成，“或”门 的输出可以通过触发器有选择地被置为寄存状态。PAL器件是现 场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM 技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列 (PLA)，它也由一个“与”平面和一个“或”平面构成，但是这 两个平面的连接关系是可编程的。

Component toolbar functionality区：设置元件箱的 打开和显示方式。
Place component mode区：选择放置元件的方式。 ② Circuit：设置电路图选项，如图2.9所示。
22
第 2 章 Multisim2001仿真电路
图2.9 Circuit选项卡
23
第 2 章 Multisim2001仿真电路
功能
仪器库设置按 钮，用于打开/关闭 仪器工具条
仿真结果后处理 按钮，用于分析结 果的再处理
导出按钮，用于 与其他电路文件之 间的传输
13
第 2 章 Multisim2001仿真电路
4．元器件库栏 元器件库提供了用户在电路仿真中所用到的所有元件，元 器件库栏有两种工业标准，即ANSI(美国标准)和DIN(欧洲标准)， 每种标准采用不同的图形符号表示，如图2.5所示。
3．工具栏 工具栏分为系统工具栏和设计工具栏两部分，位于菜单栏 的下方，如图2.3所示。
8
第 2 章 Multisim2001仿真电路
图2.3 工具栏
9
第 2 章 Multisim2001仿真电路
(1) 系统工具栏(System)：各个按钮的名称及其功能与 Windows基本相同，如图2.4所示。
42
第 2 章 Multisim2001仿真电路
2) 放置多功能单元的元件 下面以TTL元件7400N为例进行说明。7400N共有4个与非门， 在元器件库中选中该元件时，将弹出元器件浏览对话框，选择 所需的元件7400N，单击【OK】按钮，屏幕上弹出选择功能单元 菜单，如图2.19所示。从中选择功能单元A(或B、C、D)后即完 成放置7400N的第1个与非门，元件的标号自动设置为U1A，表示 选择的是第一个功能单元，此时可以继续选择放置功能单元B、 C、D；若要取消放置状态，可以单击【Cancel】按钮。