四选一数据选择器实验报告

实验一四选一数据选择器的设计实验目的：设计并实现一个四选一数据选择器，可以将四个输入信号中的一个作为输出信号进行传递。

实验原理：四选一数据选择器是多路选择器的一种，主要由输入端、控制端和输出端组成。

输入端有四个信号输入线，控制端有两个控制输入线，输出端有一个信号输出线。

通过控制输入线的不同组合，可以选择其中一个输入信号传递到输出端。

实验材料与器件：1.1片74LS153(二选四数据选择器)芯片2.4个开关按钮3.连接线4.电源线5.示波器（可选）实验步骤：1.连接电路：a. 将芯片74LS153的Vcc引脚连接到正极电源线，将GND引脚连接到负极电源线。

b.将芯片的1A、1B、2A、2B四个输入引脚分别连接到四个开关按钮。

c.将芯片的S0、S1两个控制输入引脚分别连接到两个控制开关按钮。

d.将芯片的Y输出引脚连接到输出信号线。

e.将电源线接入电源插座，通电。

2.设置控制输入：a.初始状态下，所有控制输入引脚都为低电平状态。

b.可以通过控制两个开关按钮的开关状态来改变控制输入引脚的电平。

3.输出结果观测：a.打开示波器，将其输入端连接到芯片的输出引脚，设置为观测模式。

b.通过改变控制输入的电平状态，可以选择不同的输入信号进行输出。

c.观察示波器上的输出信号波形，确保输出信号与选择的输入信号一致。

4.实验记录：a.记录不同控制输入状态下的输入信号及输出信号。

b.通过对比观测结果，验证芯片的正常工作。

实验注意事项：1.连接电路时，注意电源接线正确，避免短路或电路损坏。

2.实验过程中操作电路和仪器时，保持手部干燥，并确保安全。

3.实验完成后，关闭电源，将电路和仪器恢复原状，并整理实验记录。

4.若没有示波器，可以通过观察输出信号线连接的LED灯的亮灭来判断输出信号的状态。

实验结果与讨论：在实验中，我们设计并实现了一个四选一数据选择器，并通过改变控制输入的电平状态来选择不同的输入信号进行输出。

通过观察观测结果，我们可以发现当控制输入引脚的电平状态为低-低时，选择1A作为输出；当为低-高时，选择1B作为输出；当为高-低时，选择2A作为输出；当为高-高时，选择2B作为输出。

实验一四选一数据选择器的设计一．实验目的：1.进一步熟悉Max--PlusⅡ软件的使用2.学习用VHDL语言设计数字电路二．实验内容与要求：1.熟知四选一数据选择器的原理2.按实验内容的要求，编写程序3.提交实验报告三．源程序：1．if语句library ieee;use ieee.std_logic_1164.all;entity MUX4_1 isport(a,b,c,d:in std_logic_vector(3 downto 0);sel :in bit_vector(1 downto 0);y :out std_logic_vector(3 downto 0));end MUX4_1;architecture arch of MUX4_1 isbeginprocess(sel)beginif sel="00" then y<=a;elsif sel="01" then y<=b;elsif sel="10" then y<=c;elsif sel="11" then y<=d;end if;end process;end arch;2.with—select--when语句library ieee;use ieee.std_logic_1164.all;entity bxytdf isport(a,b,c,d:in std_logic_vector(3 downto 0);s :in std_logic_vector(1 downto 0);y :out std_logic_vector(3 downto 0));end bxytdf;architecture arch of bxytdf isbeginwith s selecty<=a when "00",b when "01",c when "10",d when "11",NULL when others;end arch;3. case语句LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY sy1 ISport(a,b,c,d:in std_logic_vector(3 downto 0);sel : in std_logic_vector(1 downto 0);y : out std_logic_vector(3 downto 0));END sy1;ARCHITECTURE arch OF sy1 ISBEGINPROCESS(sel)BEGINCASE sel ISWHEN "00"=>y<=a;WHEN "01"=>y<=b;WHEN "10"=>y<=c;WHEN "11"=>y<=d;WHEN OTHERS=>NULL;END CASE;END PROCESS;END arch;4.when--else语句library ieee;use ieee.std_logic_1164.all;entity Q4_1 isport(a,b,c,d:in std_logic_vector(3 downto 0);sel :in std_logic_vector(1 downto 0);y :out std_logic_vector(3 downto 0));end Q4_1;architecture arch of Q4_1 isbeginy<=a when sel="00" elseb when sel="01" elsec when sel="10" elsed;end arch;四．仿真波形图：1. if语句2.with—select--when语句3. case语句4.when--else语句。

数据选择器及其应用实验报告一、实验目的本次实验旨在深入了解数据选择器的工作原理、功能特点以及其在数字电路中的广泛应用。

通过实际操作和测试，掌握数据选择器的逻辑功能和使用方法，培养实际动手能力和逻辑思维能力。

二、实验原理数据选择器（Data Selector）又称多路选择器（Multiplexer），是一种能从多个输入数据中选择一个输出的组合逻辑电路。

常见的数据选择器有 2 选 1、4 选 1、8 选 1 等。

以 4 选 1 数据选择器为例，它有 4 个数据输入端（D0、D1、D2、D3）、2 个地址输入端（A1、A0）和 1 个输出端（Y）。

地址输入端的不同组合决定了从哪个数据输入端选择数据输出。

数据选择器的逻辑表达式为：Y ＝ D0(A1'A0'）＋ D1(A1'A0) ＋D2(A1A0'）＋ D3(A1A0)三、实验器材1、数字电路实验箱2、 74LS153 双 4 选 1 数据选择器芯片3、逻辑电平指示器4、导线若干四、实验内容与步骤1、测试 74LS153 数据选择器的逻辑功能将 74LS153 芯片插入实验箱的插座中。

按照芯片引脚图，将地址输入端 A1、A0 分别连接到逻辑电平开关，数据输入端 D0 D3 分别连接到高电平（1）或低电平（0）。

观察逻辑电平指示器，记录不同地址输入组合下的输出结果，并与理论值进行比较。

2、用 74LS153 实现逻辑函数给定一个逻辑函数，例如 F ＝ A'B ＋ AB'将逻辑函数转化为与数据选择器输入输出关系相匹配的形式。

根据转换后的表达式，连接电路，验证输出结果是否与预期相符。

3、数据选择器的级联使用两个74LS153 芯片进行级联，实现8 选1 数据选择器的功能。

连接电路，测试级联后的逻辑功能。

五、实验数据及结果分析1、逻辑功能测试结果｜ A1 ｜ A0 ｜ D0 ｜ D1 ｜ D2 ｜ D3 ｜ Y ｜｜｜｜｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜ 1 ｜实验结果与理论值相符，验证了 74LS153 数据选择器的逻辑功能的正确性。

实验报告学院：电气工程学院班级: 专业：电子信息工程“所有程序〞 一 “ Altera 〞 一 “ Quartus II 9.0〞 “Quartus II 9.0(32bit )Q 启动软件.2 .选择 “File 〞 一 “New Project Wizard 〞,出现 “Introduction 〞 页3 .单击“Next〞按钮,进入工程名称的设定、工作目录的选择.4 .在对话框中第一行选择工程路径；第二行输入工程名,第三行输入顶层文件的实体名6 .新建设计文件,选择“File |New 〞 ,在NeW 寸话框中选择Device DesignFiles 下的Verilog File ,单击OK 完成新建设计文件.7 .在新建设计文件中输入Verilog 程序.8 .结果仿真编写四选一电路的VHDL 弋码并仿真,编译下载验证:实验程序：LIBRARY IEEE;USE IEEE. STD_LOGIC_1164.ALL;ENTITY mux4 ISPORT (input: IN STD_LOGIC_VECTOR (3 DOWNTO 0);sel: IN STD_LOGIC_VECTOR (1 DOWNTO 0);y ： OUT STD_LOGIC);END mux4 ;ARCHITECTURE rtl OF mux4 ISBEGINPROCESS (input, sel)BEGINIF (sel= "00〞)THENy<= input (0);ELSIF (sel= "01")THENy<= input (1);1.选择“开始〞 面, 如下列图,该页面介绍所要完成的具体任务.ELSIF (sel= “10〞)THENELSE END IF;END PROCESS;END rtl;二：程序运行图:LIBRARY IEEE TOSE- ITEE . STD LOGTC i 1.ALLj■ ENTITY aiucial 15S PC®LT(ifil!rtlt ： TN 5TD_XX>GTC_VECTOR ( 3 DCffiiTC ?)； a r b:I^STD2tMIC?ysCOT STD_DOGICJ j|E=iD ENTITYS ARTHTTEZTTTRH rtl CF ir ：^J£4al 15SIGNAL 5elsSTD_L©GIC -_VECTOR (1 BWNTO .?事■ BEGIN,FRCCE55(ZLnpUT ；/ aeL) IS BEGIPTIF {S*l-"0O*)ZMEM input (O);ELSXFI3el="OZe > 二三E¥kmm ?工? wE^SXF I ael-"10*P TH£^y<-i npuiE ?学〉:yc-lnpuEqm)：END IFJEND PR&Cr35：END ARCHITECTTURE rrl ::波形图:y<= input (2)； Ey<= input (3);本次实验学习了组合逻辑电路、编码器的功能与定义,学习了Verilog和VHD语言,同时熟悉了利用Quartus II开发数字电路的根本流程和Quartus II 软件的相关操作,学会了使用Vector Wav被形仿真.实验过程中也遇到了很多自己不能解决的问题,在同学和老师的帮助下算是知道问题的所在,有待在今后的学习中不断完善.指导教师意见签名：年月日实验总结。

数据选择器的应用一、实验目的了解74LS00，74LS86,74LS153芯片的内部结构和功能；了解数据选择器的结构和功能；了解全加器和全减器的结构和功能；学习使用数据选择器（74LS153）设计全加器和全减器；进一步熟悉逻辑电路的设计和建立过程。

二、实验原理1.四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

引脚排列如图3－3，功能如表3－2。

图3－3 74LS153引脚功能表3－2S1、S2为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。

1）当使能端S1（S2）＝1时，多路开关被禁止，无输出，Q＝0。

2）当使能端S1（S2）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。

如：A1A0＝00 则选择DO数据到输出端，即Q＝D0。

A1A0＝01 则选择D1数据到输出端，即Q＝D1，其余类推。

数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。

2.实现全加器：列出全加器的真值表：S 真值表：得到o C 真值表：对S 的真值表进行降维，得到：对o C 的真值表进行降维，得到：使用数据选择器实现时，D0，D1，D2，D3分别代表四选一数据选择器的四个输入端，并用A,B 作控制端，电路图如下图：图一0（D0）i C （D2）i C （D1）1（D3）一．实验内容1．按图一搭建逻辑电路，测试实验结果，与真值表进行对照。

*该过程中应注意：实验室所提供的器件与非门并不够用，需要用一个异或门改装成非门，如下图：F=⊕=AA1四．实验收获1．学会了全加器全减器的设计过程，为以后更好的应用打好了基础；2．更加了解了逻辑电路的设计流程；3．搭建逻辑电路的过程中，一定要小心翼翼操作，防止任何错误。

实验三数据选择器实验人员：班号：学号：一、实验目的(1) 熟悉并掌握数据选择器的功能。

(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。

(3) 用双4选1数据选择器74LS153 设计出一个全加法器。

二、实验设备数字电路实验箱，74LS00，74LS153。

三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。

74LS153含有两个4选1数据选择器，其中和为芯片的公共地址输入端，和分别为芯片的公共电源端和接地端。

Figure1为其管脚图：Figure 1按下图连接电路：Figure 2(2) 设某一导弹发射控制机构有两名司令员A 、B 和两名操作员C 、D ，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F 。

利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。

思路： 由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。

而公共的、两个地址输入端和使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端中。

本实验可以降一维，也可以降两位。

由于两位比较复杂，本实验选择使用降一维的方式。

做法： 画出如应用题中实现所需功能的卡诺图： 00 01 11 10 00 01 0 0 0 0 0 0 1 0 11 0 0 1 0 101将D 降到数据输入端中。

对应的卡诺图如下： 00 01 11 10 0 0 0 D 0AB CD C AB1 0 0 1 0按上述卡诺图连接电路，用开关控制送给各输入高低电平。

其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A、B、C、D分别为题中的两个司令员的同意情况和两个操作员的操作情况；F为导弹发射情况，将F接到小灯上即可。

EDA实验报告(四选一、四位比较器、加法器、计数器、巴克码发生器)EDA实验报告实验14选1数据选择器的设计一、实验目的1．学习EDA软件的基本操作。

2．学习使用原理图进行设计输入。

3．初步掌握器件设计输入、编译、仿真和编程的过程。

4．学习实验开发系统的使用方法。

二、实验仪器与器材1．EDA开发软件一套2．微机一台3．实验开发系统一台4．打印机一台三、实验说明本实验通过使用基本门电路完成4选1数据选择器的设计，初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。

实验结果可通过实验开发系统验证，在实验开发系统上选择高、低电平开关作为输入，选择发光二极管显示输出电平值。

本实验使用Quartus II 软件作为设计工具，要求熟悉Quartus II 软件的使用环境和基本操作，如设计输入、编译和适配的过程等。

实验中的设计文件要求用原理图方法输入，实验时，注意原理图编辑器的使用方法。

例如，元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。

学会管脚锁定以及编程下载的方法等。

四、实验要求1．完成4选1数据选择器的原理图输入并进行编译；2．对设计的电路进行仿真验证；3．编程下载并在实验开发系统上验证设计结果。

五、实验结果4选1数据选择器的原理图：仿真波形图：管脚分配：实验2 四位比较器一、实验目的1．设计四位二进制码比较器，并在实验开发系统上验证。

2．学习层次化设计方法。

二、实验仪器与器材1．EDA 开发软件 一套 2．微机 一台 3．实验开发系统 一台 4．打印机 一台 5．其它器件与材料 若干 三、实验说明本实验实现两个4位二进制码的比较器，输入为两个4位二进制码0123A A A A 和0123B B B B ，输出为M（A=B ），G （A>B ）和L （A<B ）（如图所示）。

用高低电平开关作为输入，发光二极管作为输出，具体管脚安排可根据试验系统的实际情况自行定义。

电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。

数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。

图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。

该电路有4路输入数据和为地址输入。

为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。

由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。

如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。

其中,是通过4选1数据选择器的使能控制端接入的。

由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。

图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。

图7-5所示为引脚图。

每一个4选1数据选择器都设置了一个使能控制端。

两个4选1数据选择器共享地址输入端。

图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。

实验数据记录在表7-1。

验证74HC153的逻辑功能。

图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。

实验数据记录在表2。

验证电路的逻辑功能。

表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。

实验2实验报告数据选择器及其应用一、实验目的1.了解组合逻辑电路的设计步骤、分析方法和测试方法；2.掌握数据选择器的工作原理与逻辑功能；3.掌握双四选一数据选择器74LS153的应用。

二、实验设备1.数字电路实验箱2 、数字双踪示波器3.集成电路: 74LS004、集成电路: 74LS153三、实验内容1.测试双四选一数据选择器74LS153的逻辑功能；2、设某一导弹发射控制机构有两名司令员A.B和两名操作员C.D, 只有当两名司令员均同意发射导弹攻击目标且有操作员操作, 则发射导弹F；3.用74LS00与74LS153设计一位全加器。

四、实验结果1、测试双四选一数据选择器74LS153的逻辑功能。

如图S5和S6分别接A和B, 负责输入地址；S1.S2.S3.S4为上面选择器的四个输入；S7、S8、S9、S10为下面选择器的四个输入。

举例说明：如图所示, 当S5和S6都输入高电平时, 选择输出1C3和2C3的内容, 即S4和S10的输入均为高电平, 小灯亮。

设某一导弹发射控制机构有两名司令员A.B和两名操作员C.D, 只有当两名司令员均同意发射导弹攻击目标且有操作员操作, 则发射导弹F。

由题意可得出逻辑表达式如下:F=AB(C+D)分析: 由于只有A.B都为高电平时F才有可能输出高电平, 所以让A和B作为地址输入端。

而当A.B均为高电平时, C和D任意一个为高电平则F为高电平。

所以用74LS00实现C和电路图如下:S1、S2接地址选择端, S3、S4先做或运算再接1C3端。

2、用74LS00和可以通B S CI过降维将输入位A和B作为地址选择位,进位位和以及0和1作为被选择数据输入,表示S和CO。

真值表如下:A0 0 CI 低0 1 CI非CI1 0 CI非CI1 1 CI 高五、故障排除在做第二个实验内容的时候, 发现A.B值不是高电平的时候小灯也会亮。

经过检查电路发现1C0, 1C1, 1C2悬空了, 相当于接了高电平。

实验二4选1数据选择器的设计实验二 4选1数据选择器的设计实验学时：2学时实验类型：设计实验要求：必做一、实验目的通过实验让学生掌握组合逻辑电路的EDA原理图输入设计法，通过电路的仿真和硬件验证，让学生进一步了解4选1数据选择器的功能。

二、实验原理数据选择器又叫“多路开关”。

数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。

数据选择器的功能类似一个多掷开关。

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由于活门阵列而成，也有用传输门开关和门电路混合而成的。

图1 4选1数据选择器原理图图1是一个4选1数据选择器，d3—d0是数据输入端，s1和s0是控制输入端，y是4选1数据输出端。

三、实验内容设计并实现一个4选1数据选择器，要求根据原理图写出它的逻辑关系，并利用开发工具软件对其进行编译和仿真，最后通过实验开发系统对其进行硬件验证。

四、实验步骤1）在Maxplus2的图形编辑方式下，从prim元件库中调出4选1数据选择器电路所需要的元件。

并按照图1所示的原理电路，完成4选1数据选择器原理图的输入设计。

2）保存好原理图文件，以mux41.gdf为文件名保存在工程目录中。

执行Compiler 命令对设计文件进行编译。

执行Create Default Symbol命令，可为4选1数据选择器生成一个元件符号。

3）在波形编辑方式下，编辑mux41.gdf的波形文件，并完成输入信号d3,d2,d1和d0，控制信号s1和s0电平的设置。

波形文件编辑结束后以mux41.scf为波形文件名存盘。

执行仿真器Simulator命令，仿真开始，观察仿真波形进行设计电路的功能验证。

五、实验结果1. 4选1数据选择器的逻辑功能及真值表2.仿真波形。