当前位置：文档之家 › 第4章 PC机的总线结构和时序

第4章 PC机的总线结构和时序

  • 格式：ppt
  • 大小：1.15 MB
  • 文档页数：54

下载文档原格式

  / 54

合集下载

第4章 PC机的总线结构和时序

第4章 PC机的总线结构和时序

返回本节
第4章
PC机的总线结构和时序
4.2 IBM PC/XT CPU子系统和PC/AT机的系统板 4.2.1 8086微处理器的结构 4.2.2 IBM PC/XT的CPU子系统 4.2.3 IBM PC/AT的系统板
第4章
PC机的总线结构和时序
4.2.1 8086微处理器的结构
4.2.1.1 8086的功能结构 4.2.1.2 8086的寄存器结构
返回本节
第4章
PC机的总线结构和时序
4.3 IBM PC 的系统总线及时序
1．读周期的时序 2．写周期的时序
第4章
PC机的总线结构和时序
1．读周期的时序（图4-10）
图4-10 8086读总线周期
第4章
PC机的总线结构和时序
一个基本的读周期一般包含如下几个状态：
T1状态： T2状态： T3状态： Tw状态： T4状态：
第4章
PC机的总线结构和时序
2．执行部件EU
执行部件的功能就是负责从指令队列取指 令并执行。从编程结构图可见，执行部件 由下列几个部分组成： （1）4个通用寄存器，即AX、BX、CX、 DX； （2）4个专用寄存器： （3）标志寄存器FR； （4）算术逻辑单元ALU。
第4章
PC机的总线结构和时序
第4章
PC机的总线结构和时序
4.1.2.1 什么是总线
总线能为多个部件服务，总线的基本工作 方式通常是由发送信息的部件分时地将信息发 往总线，再由总线将这些信息同时发往各个接 收信息的部件。究竟由哪个部件接收信息，要 由CPU给出的设备地址经译码产生的控制信号来 决定。
返回本节
第4章
PC机的总线结构和时序
第4章

计算机组成原理4

计算机组成原理4

为了实现即插即用（PnP）功能，PCI部件内都置有配置 寄存器，配置读和配置写命令就是用于在系统初始化时，对这 些寄存器进行读写操作。 PAR信号为校验信号，用于对AD0～ AD31和C／＃BE0～C／＃BE3的偶校验。
4.1.1 总线的分类
在微型计算机系统中，按照总线的规模、用途及应用场 合，可将总线分为以下三类。
1.
芯片总线又称元件级总线。这是在构成一块CPU插件或 用微处理机芯片组成一个很小系统时常用的总线，用于各芯 片(如CPU芯片、 储器芯片、I/O接口芯片等)之间的信息传送。 按所传送的信息类别不同，可将芯片总线分为传送地址、传 送数据和传送控制信息等三组总线，简称为地址总线、数据 总线和控制总线。
不能判别数据是否正确传送到对方，故大多采用双向方式，
即应答式异步通讯。
图4-5
数据口读选通
M / IO
工作流程：
1）当输入设备通过选 通信号STB将数据打入
数据
输入 设备
锁存 器
选通信号 +5v
STB
DQR
数据 缓冲器
三态 缓冲器
R D 系统数据线
D0—D7
D0 片选信号1 地址为8001H
地址 译码器
适当地选择总线、 不断地更新总线是十分必要的。 下面
是一些较流行的总线类型：
ISA (Industry Standard Architecture工业标准体系结构)， 是 现存最老的通用微机总线类型， 是与286-AT总线一起引入的。
EISA (Extended Industry Standard Architecture, 扩展的工业
计算机组成原理
第四章 系统总线
机械工业出版社 计算机组成原理 黄颖等主编 huangying@

西安电子科技大学考研复试科目微机原理与接口技术讲课文档

西安电子科技大学考研复试科目微机原理与接口技术讲课文档

19
19
第十九页，共83页。
4.2 内总线 4.2.1.2 ISA总线
二、信号定义
P141
2. 寻址能力达到16MB，地址、数据线不复用。
LA17～LA23（非锁存信号，可用BALE
锁存）
LA17～LA19（不锁存）与SA17～SA19（锁存）重复。
3. 中断扩充Leabharlann 11个（PC/XT为6个）IRQ3～IRQ7，IRQ9～IRQ12，IRQ14～IRQ15
标准周期：T1 BALE有效；T2 读写控制信号有效；T3
T4 T5 等待；T6 锁存数据
延长周期：IOCHRDY → T6采样
零等待周期：0WS T3采样，若有效 → T3结束I/O读/
写
16位I/O读/写
标准周期：T1 T2 T3 延长周期
要求ISA卡在译码条件成立的同时将IOCS16或
MEMCS16置为低电平。
IRQ0（定时器）、IRQ1（键盘）、IRQ2（级联） 、 IRQ8（定时器8254） 、IRQ13（协处理器）用于系统板上，
总线上不出现。
B4引脚：IRQ2（XT）→ IRQ9（AT），早期由8259级 联实现。
20
20
第二十页，共83页。
4.2 内总线 4.2.1.2 ISA总线
二、信号定义
CPU
存储器
桥0
桥1
PCI Bus 1
标准总线
PCI设备
PCI Bus 0
总线桥
桥2
设备
PCI Bus 2
31 31
第三十一页，共83页。
4.2 内总线 4.2.1.4 PCI总线
P142～147
一、PCI总线的特点：P142，①～⑥

微型计算机的总线技术原理分析

微型计算机的总线技术原理分析

2021/4/21
20
（6）USB传输线能够提供100mA的电流，而带电源的USB Hub使得每个接口可以提供500 mA的电流。
（7）USB V1.1规范提供全速12Mbps的模式和低速1.5Mbps 的模式，USB V2.0规范提供高达480Mbps的数据传输速 率，可以适应各种不同类型的外设。
8位ISA总线是一种开放式的结构总线，在总线母板上有8个系 统插槽，用于I/O设备和PC机的连接。由于8位ISA总线具有价格 低、可靠性好、使用灵活等特点，并且对插板兼容性好。
8位ISA总线引脚信号总共有62条。通过一个31脚分为A、B两 面的连接插槽来实现，其中，A面为元件面，B面为焊接面。符 合ISA总线标准的接插件可以方便的插入，以便对微型计算机 系统进行功能扩展。
16位ISA总线的前62引脚的信号分布及其功能与8位ISA总线基 本相同，仅有两处作了改动。
16位ISA总线中新增加的36引脚插槽信号扩展了8位数据线、7 位地址线、存储器和I/O设备的读写控制线、中断和DMA控制线 、电源和地线等。
新插槽中的引脚信号分为C（元件面）和D（焊接面）两列。
2021/4/21
2021/4/21
13
4.3 局部总线
4.3.1 VESA总线
VESA（Video Electronics Standards Association 视频电 子标准协会）总线是一种32位接口的局部总线，通 常称为VL总线。
由于EISA总线工作频率是8MHz，而VESA局部总线工 作频率可以达到33MHz。因此，需要高速数据传输 的系统可以采用VESA局部总线。它通常用于视频和 磁盘到基于80486的PC机的接口。
PCI V2.0版本支持32/64位数据总线，总线时钟为25～ 33MHz，数据传输率达132～264MB/s。1995年推出的PCI V2.1版本支持64位数据总线，总线速度为66MHz，最大 数据传输率达528MB/s。这个速度是最初的IBM PC总线的 100倍，是最快的ISA总线的40倍。PCI总线的优良性能使 它成为当前Pentium系列芯片的最佳选择，现在所有 Pentium主板都使用了PCI V2.1和更新版的PCI总线。

总线基本知识(共34张PPT)

总线基本知识(共34张PPT)

第3页，共34页。
Home
1
1.微型计算机总线概述
总线:是一组信号线的集合.它是器件之间通信和控制 的的渠道.
——以分时的方法来为多个部件服务的 ——总线仲裁电路来避免总线冲突
——总线的指标主要有2个，总线的工作频率和总线的宽度
—总线频率是总线时钟频率
—总线的宽度是指能够一次并行传送的信息位数
第4页，共34页。
RS-485采用半双工工作方式，因此，发送电路须由使能信号 加以控制。RS-485用于多点互连时非常方便，可以省掉信号 线
第22页，共34页。
Next Home
5
2.ＵＳＢ总线
USB(UniversalSerialBus)是外围设备与计算机进行连接的 接口总线．
——即插即用，热拔插，接口体积小，节省资源，传输可 靠，提供电源，良好的兼容性，共享式通信和低成本 ——达到了480Ｍb/s的传输速度. ——半双工串行总线.
7.1 总线基本知识
第1页，共34页。
内容简介 重点/难点 习题解答
Home
内容简介
总线是微型计算机系统的重要组成部分，是系
统中传递各类信息的通道，也是微型计算机系统中 各模块间的物理接口，它负责CPU和其它部件之间 信息的传递。通过本章学习，熟悉总线的一般概念 和微机系统总线的组成，理解PCI总线、RS-232-C 总线和USB总线的性能特点、连接方法及应用场合， 学会根据总线的规范设计简单的扩展接口。
初始化，在主控制器与USB设备之间建立通信信道。
•设备驱动程序(USBDeviceDriver) ——驱动USB设备的程序，通常由操作系统或USB设备制造商
提供。
•USB芯片驱动程序(USBDriver)

第四章 8088的总线操作和时序

第四章 8088的总线操作和时序

§4 8088典型时序分析（最小组态）
• 一、读写总线周期（存储器和I/O） • 二、中断响应周期 • 三、系统复位周期
• 8088最小方式下读写总线周期时序。 ALE 信号在 T1 出现，表明一个总线周 期开始，选通外部地址锁存器，锁存AD 总线上的地址信息。 在RD#、WR#等信号的配合下，T3、T4 期间完成数据访问。 T3 上升沿检测READY信号是否有效， 无效时在T3与T4间插入等待状态Tw。
Status
输出
LOW = I/O Write, HIGH=MEMORY READ
Addr输出
DATA输出
8 0 8 8 写 总 线 周 期 基 本 定 时
(最小组态)
二、中断响应周期
可屏蔽中断（电平触发有 非屏蔽中断（边 效），只有在标志位I=1的 沿触发有效） 条件下，CPU才响应
当外部中断源，通过INTR或NMI引线向CPU发出中断请 求信号，CPU在当前指令执行完以后，响应中断，在响 应中断时，CPU执行两个连续的中断响应周期
•T3, T4:对于读或写总线周期，AD总线上均为数据。
问题：CPU时序、存储器时序和I/O端 口的时序之间的配合
• （1）早期的计算机设计中，是在设计CPU和
存储器以及外设时协调解决的 • （2）目前，解决方法：在CPU中设计一条准备 就绪READY输入线（存储器或I/O端口输给CPU 的状态线），CPU在T3状态的前沿采样该信号， 当RAM或I/O接口速度不够时，T3与 T4 之间 可插入等待状态 Tw 。 •Ti : 当BIU无访问操作数和取指令的任务时， 8086不执行总线操作，总线周期处于空闲状态 Ti 。
T1
T2
T3
T4
T1

第4章工业控制计算机组成-PPT课件


1# Adam4018
…
2# Adam4018
… 7
…
6# Adam4018
…
1
6
7
14
30
36
图4.37 计算机分布式温度检测系统硬件构成
办公室计双绞线） 传输线
通讯转换器
温度变送器×6 补偿线×36
热电偶×36
图4.38 计算机分布式温度检测系统组成
思 考 题
–2 PLC及其网络是现代工业自动化的支柱 ●PLC集三电于一体 ●PLC网络的性能价格比高
4.3.2
PLC产品概览
4.3.2.1 PLC的几种流派 PLC产品按地域大体可以分成三个流派： ●美国产品 ●欧洲产品 ●日本产品 4.3.2.2 三种流派的三类代表产品 4.3.3 西门子（SIEMENS）可编程控制器 表4-4 三种流派的代表产品及网络结构
4.1.3工业控制机进展
4.2 总线工控产品
4.2.1 IPC工业控制机
工业现 场对工控机的基本要求 工控机的分类 4.2.1.1工控机的主要类型及功能 4.2.1.2根据应用需求选择合适的工控机 4.2.2外围接口部件 4.2.2.1概述 4.2.2.2模板性能技术指标简介 模拟量输入模板主要指标 模拟量输出模板的主要技术指标
2 打印输出技术 3 输入接口技术
4.2.4 嵌入式PC机
1 嵌入式PC机发展及特点 2 嵌入式PC/104计算机性能
4.2.5 ADAM5510系统
1 2 3 4 5 6 ADAM5510 模拟开放式PC环境 ADAM5510系统 ADAM5510系统技术参数 编程与下装 I/O模块 ADAM5510 A2版函数库
第四章 工业控制计算机组成概述

微机原理习题集(含完整答案)

5
72，8088/8086 CPU 系统中装在系统板上的接口称为 ，而装入扩展槽上 的接口称为 接口。 73，8088/8086 CPU 系统中，用于访问外设接口的输入指令助记符为 ，而输 出指令的操作助记符为 。 74，8088/8086 系统中，分配在系统板上的接口的端口地址 个，其端口 。 编址范围为 75，8088/8086 系统中，分配在扩展槽上接口有 个，其端口编址范围 为 。 76，计算机机中 CPU 与外设进行数据传递，广泛采用的控制方式有 ， 和 。 和 。 77， 8088/8086 系统中， CPU 对 I/0 端寻址方式有两种即 和 系统中。 78，程序查询 I/O 方式主要运用在 79，I/O 设备发出中断请求的先决条件是 。 80，在 PC 机系统中使用的中断控制器是 芯片，该中断控制器可接受 级硬件外中断。 81 ， PC 机系统中，中断 优先做级 别最高 的 为 中断， 而级 别最 低 的 为 中断。 82， 在中断执行期间， CPU 要做的工作， 即 、 、 。 83，8088/8086 CPU 提供的中断控制系统，它最多能处理 个不同类型的中 断。 计算得到。 84，在 8088/8086 系统中，中断向量地址由 、 、 。 85，8088/8086 CPU 允许接受三种类型的中断： 86，8088/8086 CPU 的外中断是指 ，而内中断是指 中断。 87，8088/8086 CPU 中用作中断屏蔽的标志为关中断时，该标志位是 。 信号后将 88，8259A 中断控制器中在发生 INTR 中断，接收到 CPU 发回______ 码放入数据总线。 89，8088/8086 CPU 中接受不可屏蔽的中断是由 得到的。 90，8088/8086 CPU 中接受可屏蔽的中断是由 得到的。 91， 8088/8086 指令系统中， 用来开中断的指令为 ， 关中断指令为 。 92，在中断服务子程序中首先要执行的操作是 。 93，在中断服务子程序最末一条指令是 。 94，要实现多中断嵌套，在中断服务子程序要执行 操作。 95，在中断服务子程序中，保护现场是指保护 。 96，在中断向量表中存放的是 。 97，中断服务子程序的入口地址是由 和 。 98，指令是控制计算机进行 的命令，中央处理器所能执行的各种指令的 总和称为 。 99，一台计算机能执行多少种指令，是在 时确定的，8086/8088 指令系统 共有 条指令。

微型计算机系统的总线结构

息的通路，用来连接CPU内部的各逻辑部件。 系统总线：又称外部总线。用于连接微型计算
机内的CPU、存贮器及I/O接口电路。 通信总线：用于各微型计算机系统之间或微型
计机系统与其它系统之间的通信。 通常所说的总线是指系统总线。
2
主机箱
主板(CPU、芯片组、 BIOS、RAM 等)
总线插槽 显示卡
硬盘 光驱
数据从CPU送往存贮器或I/O接口电路称为 CPU写数或存数。
读（取）写（存）数据的过程又统称为访问。 存贮器分为内存与外存。CPU不直接与外存打 交道。
8
二、操作方式
CPU把一条指令分解成若干个步骤完成。
取指 控制器发出指令地址及控制信号，将需要执行的
那条指令从存储器取出送到控制器，这一过程称为
地址总线一般是单向的。
6
数据总线 用来传送数据。数据总线的宽度决定 了一次最多可传送的数据位数。数据总线是双向的。 控制总线 用于传送控制信号和状态信号，使各部 件能协调动作。
7
1.3.2 系统运行过程的名词概念 一、 读/写数
数据从存贮器或 I/O接口电路送往CPU称为 CPU读数或取数。读是非破坏性的。
CPU通过对I/O端口进行读/写操作，实现对 外设的控制。
I/O接口结构示意图
AB
地址
C
译码
I/O端口1
外
P
DB
数据 缓冲
I/O端口2
U
CB
控制
电路
I/O端口3
设
13
同一时刻有若干条指令由不同的部件同时处理， 完成不同的操作，这种操作方式称为流水方式。分步越细， 流水深度越深，CPU的性能越高，甚至，有多条流水线。
CPU 取指 1 执行 1 取指 2 执行 2 取指 3 执行 3 取指 4 执行 4

PC XT总线

PC XT总线PC机所使用的各种总线结构实际上都是从最早的设计构思发展而来的。

IBM公司1981年推出的第一台 IBM PC机以及随后推出的 IBM PC/XT机所使用的总线是 PC历史上最早使用的总线结构，被称为 PC总线或 PC/XT总线。

由于IBM PC或 IBM PC/XT机上使用的都是8088微处理器，所以这种总线只有20位的地址线和8位的数据线。

连接到PC/XT总线扩展槽中的信号包括了8位的双向数据总线、20位的地址总线、6级中断请求申请信号、三组DMA通道控制线、内存与I/O读写控制线、动态RAM刷新控制线、时钟和定时信号线等。

另外还包括了电源线，±5V，±12V。

表3- 4 PC/XT总线（62芯）的信号定义这些信号的功能与意义具体如下：1．地址总线A0~A19：输出，地址总线。

用来对系统存储器或 I/O接口进行寻址．可寻址的存储器空间为 lMB，即使用了所有的地址信号，而设计时考虑的I/O接口寻址范围为1K，使用了地址信号A0~A9。

2．数据总线D0~D7：双向，数据总线，用来在微处理器、存储器和 I/O接口之间传送数据、控制命令或信息。

3．主要的控制总线AEN ：输出，地址允许信号。

该信号用来切断 CPU对总线的控制。

允许在I/O通道中(即在 I/O扩展总线中)进行 DMA传送。

当AEN为高电平(有效电平)时，由 DMA控制器控制地址总线和数据总线，并提供读写命令。

此信号是由 DMA 控制器发出的，表示目前正在进行 DMA总线周期。

-MEMR，-MEMW ：输出，内存读取、写入信号。

此信号在 CPU启动存储器访问总线周期时，由总线控制器所驱动。

-IOR，-IOW ：输出，I/O读、写信号。

当 CPU需要向 I/O接口读取或写入数据时，这个信号会变成低电平。

对 I/O接口的读写命令由 CPU发出，经总线控制器驱动后送到扩展槽上。

IRQ2~ IRQ7 ：输入，第2级至第7级硬件中断请求输入信号。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章 PC机的总线结构和时序
本章主要内容： 本章主要内容：
1、 IBM PC/XT CPU子系 、 子系 2、总线及时序的基本知识 、 3、IBM PC的系统总线及时序 、 的系统总线及时序 4、PC机的其它总线 、 机的其它总线
11/20/2011 6:16 PM 1
IBM PC/XT CPU子系统
8088
11/20/2011 6:16 PM
地址和数据线 AD7~AD0：地址和数据分时复用，三态 ：地址和数据分时复用， A15~A8：地址，输出，三态 ：地址，输出， A19~A16/S6~S3：地址状态复用 输出 三 ：地址状态复用, 输出, 态 其中： 其中： 指明当前正使用的段寄存器。 S3, S4 ：指明当前正使用的段寄存器。 其编码和使用的段寄存器如下： 其编码和使用的段寄存器如下： 00为ES，01为SS，10为CS，11为DS。 为 ， 为 ， 为 ， 为 。 S5：输出 指明中断允许标志 的当前状态。 的当前状态。 ：输出, 指明中断允许标志IF的当前状态 S6：始终为低电平，没定义 ：始终为低电平， 7
控制和状态线(最大组态 控制和状态线 最大组态) 最大组态 S2,S1,S0：输出，三态 ：输出， 8088在最大组态下，没有 在最大组态下， 在最大组态下 没有WR、DEN、 、 、 DT/R、IO/M等对存储器和 端口进 等对存储器和I/O端口进 、 等对存储器和 行读写控制的直接信号， 行读写控制的直接信号，这些信号由 总线控制器8288根据 根据8088提供的这 个 提供的这3个 总线控制器 根据 提供的这 状态信号译码后输出。 状态信号译码后输出。 RQ/GT0，RQ/GT1：是最大组态下 ， ： DMA请求允许信号。 请求允许信号。 请求允许信号
11/20/2011 6:16 PM 4
8088的两种工作模式
1. 最大组态工作模式
8086CPU处于最大组态工作模式时，系统中可包含两个或 处于最大组态工作模式时， 处于最大组态工作模式时 两个以上CPU，8086称为主处理器，其他的称为协处理器 ， 称为主处理器， 两个以上 称为主处理器 8087 数学协处理器，8089 输入输出协处理器 数学协处理器， CPU的控制总线信号由引脚 24 ～ 31经8288总线控制器转换后接出。 的控制总线信号由引脚 总线控制器转换后接出。 经 总线控制器转换后接出 最大的含义是：构成的计算机系统规模较大， 最大的含义是：构成的计算机系统规模较大， 存储器容量较大，外设端口也较多， 存储器容量较大，外设端口也较多， 动能力较强， 总线的控制和驱 动能力较强， 构成多处理器系统， 构成多处理器系统，显著提高系统的工作效率
MN/MX接5V 接 构成单处理器系统 控制信号由CPU提供 提供 控制信号由
11/20/2011 6:16 PM
最 大 组 态
MN/MX接地 接地 构成多处理器系统 控制信号由8288提供 提供 控制信号由
6
8088的引脚功能
16 15 14 13 12 11 10 9 19 18 33 17 31 30 22 21 23 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 CLK INTR MX NMI RQ/GT0 RQ/GT1 READY RST TEST A8 A9 A10 A11 A12 A13 A14 A15 A16/S3 A17/S4 A18/S5 A19/S6 S0 S1 S2 BHE LOCK QS0 QS1 RD 8 7 6 5 4 3 2 39 38 37 36 35 26 27 28 34 29 25 24 32
11
8088
11/20/2011 6:16 PM
8088的引脚功能
16 15 14 13 12 11 10 9 19 18 33 17 31 30 22 21 23 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 CLK INTR MX NMI RQ/GT0 RQ/GT1 READY RST TEST A8 A9 A10 A11 A12 A13 A14 A15 A16/S3 A17/S4 A18/S5 A19/S6 S0 S1 S2 BHE LOCK QS0 QS1 RD 8 7 6 5 4 3 2 39 38 37 36 35 26 27 28 34 29 25 24 32
11/20/2011 6:16 PM 8
8088引脚的分时复用
8086/8088地址 数据线的分时复用特性 地址/数据线的分时复用特性 地址 为了减少芯片上的引脚数目， 为了减少芯片上的引脚数目 ， 8086/8088CPU 都采用了分时/复用的地址 数据总线。 复用的地址/数据总线 都采用了分时 复用的地址 数据总线。 当执行存储器读写或I/O读写 ， 并在 读写， 当执行存储器读写或 读写 并在CPU总线 总线 周期的T1周期时 作地址总线输出，在其他T状 周期时， 周期的 周期时，作地址总线输出，在其他 状 态时均作为双向数据总线使用。 态时均作为双向数据总线使用。 为了使地址信息在整个总线周期中均保持有效 状态，必须设置地址锁存器把T1状态上输出的地 状态，必须设置地址锁存器把 状态上输出的地 址信息进行锁存。 址信息进行锁存。8086和8088用于地址锁存的控 和 用于地址锁存的控 制信号为ALE，这是一条专用的高电平有效的输 制信号为 ， 出信号。 出信号。
8088引脚图
11/20/2011 6:16 PM 3
8088的两种工作模式
1. 最小组态工作模式 8086CPU处于最小组态工作模式时， 处于最小组态工作模式时， 处于最小组态工作模式时 系统中只有一个CPU， 系统中只有一个 ， CPU的控制总线信号直接由引脚 CPU的控制总线信号直接由引脚 24 ～ 31 接出 最小的含义是： 最小的含义是： 系统中的存储器容量较小， 系统中的存储器容量较小， 外设端口也较少， 外设端口也较少， 所需的系统总线控制逻辑的规模较小， 所需的系统总线控制逻辑的规模较小， 总线的驱动能力不高。 总线的驱动能力不高。 最小组态工作模式适用于小规模应用场合。 最小组态工作模式适用于小规模应用场合。
8088
与组态无关的引线 RD：输出，三态 ：输出， 读信号，进行存储器或I/O端口读操作 读信号，进行存储器或 端口读操作 READY：输入 ： CPU寻址的存储器或 设备送来的响 寻址的存储器或I/O设备送来的响 寻址的存储器或 应信号， 若为低电平， 应信号 ， 若为低电平 ， 则为数据没有 准备好。 准备好。 TEST：输入 ： 指令测试的信号， 由WAIT指令测试的信号，若为低电平， 指令测试的信号 若为低电平， 执行WAIT指令后面的指令，若为高电 指令后面的指令， 执行 指令后面的指令 处于空闲等待状态， 平 ， CPU处于空闲等待状态 ， 重复执 处于空闲等待状态 指令。 行WAIT指令。 指令
10
8088
11/20/2011 6:16 PM
8088的引脚功能
16 15 14 13 12 11 10 9 19 18 33 17 31 30 22 21 23 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 CLK INTR MX NMI RQ/GT0 RQ/GT1 READY RST TEST A8 A9 A10 A11 A12 A13 A14 A15 A16/S3 A17/S4 A18/S5 A19/S6 S0 S1 S2 BHE LOCK QS0 QS1 RD 8 7 6 5 4 3 2 39 38 37 36 35 26 27 28 34 29 25 24 32
微机的总线结构
总线的三态性 三态：指输出有逻辑高电平 逻辑低电平和浮空三种状态。 逻辑高电平、 三态 ： 指输出有 逻辑高电平 、 逻辑低电平和浮空三种状态。 当处于浮空状态时，总线电路呈现极高的输出阻抗， 当处于浮空状态时 ， 总线电路呈现极高的输出阻抗 ， 如同 与外界隔绝一样。 与外界隔绝一样。 总线电路的这种三态性， 既保证了在任何时刻 ， 只允 总线电路的这种三态性 ， 既保证了在任何时刻， 许此刻进行信息交换的设备占用总线， 许此刻进行信息交换的设备占用总线 ， 其他设备与总线完 全脱离， 不会影响信息的正常传递， 全脱离 ， 不会影响信息的正常传递 ， 又为其他快速信息传 递方式(如 提供了必要条件。 递方式 如 DMA)提供了必要条件。 总线的三态性是现在问 提供了必要条件 世的所有微处理器的共性。 世的所有微处理器的共性。 微处理器(包括 的地址总线、 微处理器 包括8088/8086)的地址总线 、 数据总线及部 包括 的地址总线 分控制总线均采用三态缓冲器式总线电路。 分控制总线均采用三态缓冲器式总线电路。
11/20/2011 6:16 PM 5
8088的两种组态
最小组态： 最小组态：单处理器系统 最大组态：多处理器系统：主处理器，协处理器。 最大组态：多处理器系统：主处理器，协处理器。 协处理器：数学协处理器8087；输入 输出协处理 协处理器：数学协处理器 ；输入/输出协处理 器8089。它们都有自己的指令系统，可 。它们都有自己的指令系统， 以对其编制程序。 以对其编制程序。 最 小 组 态
最大组态(最小组态) Vcc A15 A16/S3 A17/S4 A18/S5 A19/S6 (HIGH) MN/MX RD RQ/GT0 (HOLD) RQ/GT1 (HLDA) LOCK (WR) S2 (IO/M) S1 (DT/ R) S0 (DEN) QS0 (ALE) QS1 (INTA) TEST REDAY RESET
11/20/2011 6:16 PM
16 15 14 13 12 11 10 9 19 18 33 17 31 30 22 21 23 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 CLK INTR MX NMI RQ/GT0 RQ/GT1 READY RST TEST A8 A9 A10 A11 A12 A13 A14 A15 A16/S3 A17/S4 A18/S5 A19/S6 S0 S1 S2 BHE LOCK QS0 QS1 RD 8 7 6 5 4 3 2 39 38 37 36 35 26 27 28 34 29 25 24 32