8086总线与时序
- 格式:ppt
- 大小:522.00 KB
- 文档页数:56
8086CPU系统、总线操作和时序8086CPU系统、总线操作和时序第⼀节 8086的引脚信号与功能回顾:8086/8088微型计算机的组成、结构及微机系统的⼯作过程,微机系统的存储器组织及相关概念。
本讲重点:8086/8088CPU的两种⼯作模式,8086/8088CPU的外部结构,即引脚信号及其功能。
讲授内容:⼀、 8086/8088微处理器⼯作模式及外部结构1.8086/8088CPU的两种⼯作模式为了适应各种使⽤场合,在设计8088/8086CPU芯⽚时,就考虑了其应能够使它⼯作在两种模式下,即最⼩模式与最⼤模式。
所谓最⼩模式,就是系统中只有⼀个8088/8086微处理器,在这种情况下,所有的总线控制信号,都是直接由8088/8086CPU 产⽣的,系统中的总线控制逻辑电路被减到最少,该模式适⽤于规模较⼩的微机应⽤系统。
最⼤模式是相对于最⼩模式⽽⾔的,最⼤模式⽤在中、⼤规模的微机应⽤系统中,在最⼤模式下,系统中⾄少包含两个微处理器,其中⼀个为主处理器,即8086/8086CPU,其它的微处理器称之为协处理器,它们是协助主处理器⼯作的。
与8088/8086CPU配合⼯作的协处理器有两类,⼀类是数值协处理器8087 另⼀类是输⼊/输出协处理器8089。
8087是⼀种专⽤于数值运算的协处理器,它能实现多种类型的数值运算,如⾼精度的整型和浮点型数值运算,超越函数(三⾓函数、对数函数)的计算等,这些运算若⽤软件的⽅法来实现,将耗费⼤量的机器时间。
换句话说,引⼊了8087协处理器,就是把软件功能硬件化,可以⼤⼤提⾼主处理器的运⾏速度。
8089协处理器,在原理上有点像带有两个DMA通道的处理器,它有⼀套专门⽤于输⼊/输出操作的指令系统,但是8089⼜和DMA控制器不同,它可以直接为输⼊/输出设备服务,使主处理器不再承担这类⼯作。
所以,在系统中增加8089协处理器之后,会明显提⾼主处理器的效率,尤其是在输⼊/输出操作⽐较频繁的系统中。
8086总线操作时序1.读取操作时序:第一步:外设将有效的数据放入数据总线上。
外设需要将有效的数据放入数据总线,以供8086处理器读取。
在此时,地址总线应该是有效的,并且8086会将相应的地址放到地址总线上。
第二步:8086发出读命令。
一旦外设将有效的数据放到数据总线上,8086会发出读命令,以控制数据总线的状态。
第三步:外设驱动控制信号RD#的低电平。
外设会驱动RD#信号的低电平。
这个信号告诉外设,数据已经被读取,可以停止在数据总线上的驱动,以便其他设备可以使用数据总线。
第四步:8086读取数据。
8086会在RD#信号变为低电平后读取数据,并将数据存储到内部寄存器或内存中。
第五步:8086驱动中断(INTA#)信号。
如果外设是中断请求源,则在读取完数据后,8086会驱动中断信号INTA#的低电平,以告知外设可以发出中断向量。
第六步:外设驱动中断向量。
当外设收到INTA#信号后,它将驱动中断向量送至数据总线上,以供8086读取。
8086在收到中断向量后,将其存储到内部寄存器中,以供程序执行相应的中断处理程序。
2.写入操作时序:第一步:8086发出写命令。
8086在进行写操作时,会发出写命令,以控制总线的状态。
第二步:外设驱动控制信号WR#的低电平。
外设会将WR#信号驱动为低电平,这个信号告诉外设,数据总线上的数据已经准备好,可以写入。
第三步:外设将数据放入数据总线。
在WR#信号变为低电平后,外设会把需要写入的数据放到数据总线上。
第四步:8086读取数据。
8086在数据总线上的数据稳定后,会将数据读取,并将数据存储到内部寄存器或内存中。
第五步:外设驱动ACK#信号。
如果外设要求确认数据接收,它会驱动ACK#信号的低电平。
这个信号告诉8086数据已经被接收,并且可以停止数据总线的驱动。
第六步:8086驱动中断(INTA#)信号。
如果外设是中断请求源,并且发生了中断,8086会驱动中断信号INTA#的低电平,以告知外设可以发出中断向量。
第7章 8086CPU的总线操作与时序本章首先介绍了8086CPU的时钟周期、总线周期和指令周期的基本概念,然后详细介绍了基本的总线周期、主要总线操作及其总线周期,以及总线操作的时序问题,也即总线上有关信号的时间关系,这些对微机系统的设计和应用都是非常重要的。
7.1 时钟周期、总线周期和指令周期8086CPU执行一条指令是由取指令、译码和执行等操作组成的,为了使8086CPU的各种操作协调同步进行,8086CPU必须在时钟信号CLK控制下工作,时钟信号是一个周期性的脉冲信号,一个时钟脉冲的时间长度称为一个时钟周期(Clock Cycle),是时钟频率(主频)的倒数,时钟周期是计算机系统中的时间基准,是计算机的一个重要性能指标,也是时序分析的刻度,8086的主频为5MHz,时钟周期为200ns,8086-1的主频为10MHz,时钟周期为100ns。
8086CPU要通过总线才能与外部交换信息,CPU通过总线接口单元与外部交换一次信息,称为一次总线操作,所耗用的时间称为一个总线周期(Bus Cycle),也称机器周期(Machine Cycle)。
一个总线周期由若干个时钟周期组成,总线操作的类型不同,总线周期也不同。
一个总线周期内完成的数据传输,一般有传送地址和传送数据两个过程。
8086CPU执行一条指令所需要的时间称为指令周期(Instruction Cycle),一个指令周期由若干个总线周期组成,不同指令的指令周期不是等长的,最短为一个总线周期,长的指令周期,如乘法指令周期,长达124个时钟周期。
7.2 系统的复位操作8086CPU的RESET引脚是用于系统复位的,可完成系统复位和启动操作,RESET信号由时钟发生器8284A接收外电路的复位请求信号进行同步整形处理后输入CPU,有效信号至少保持4个时钟周期,如果是冷启动,有效信号至少保持50us。
当CPU 检测到RESET 引脚上的上升沿时,就停止正在进行的所有操作,处于初始化状态,进行复位,直到RESET 信号变为低电平。
8086CPU总线读周期中的工作时序篇一:8086cpu的基本总线周期中各个t状态的作用是什么1处理器总线时序与系统总线。
8086/8088CPU外部引脚信号;8086/8085.18086/8088CPU有40条引脚,请按功能对它们进行分类?【答】按功能可分为:地址总线:AD0~AD15,A16~A19,ALE,BHE;数据总线:AD0~AD15,DEN,DT/R;控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET.5.28086/8088有两种工作方式,它们是通过什么方法来实现?在最大方式下其控制信号怎样产生?【答】MN/M某引脚接至电源(+5V),则8086CPU处在最小组态(模式);MN/M某引脚接地,则8086CPU处在最大组态(模式)。
在最大模式下,需要用外加电路来对CPU发出的控制信号进行变换和组合,以得到对存储器和I/O端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。
5.38086/8088CPU的地址总线有多少位?其寻址范围是多少?【答】8086/8088CPU的地址总线均为20位,.8086/8088CPU的寻址范围为1MB;5.4在8086/8088CPU工作在最小模式时,(l)当CPU访问存储器时,要利用哪些信号?(2)当CPU访问外设接口时,要利用哪些信号?(3)当HOLD有效并得到响应时,CPU的哪些信号置高阻?【答】(1)当CPU访问存储器时,要利用ALE(地址锁存允许信号输出),(数据允许信号),(数据收发信号),(存储器/输入输出控制信号输出),(读信号输出),(写信号输出),(高8位数据总线充许),NMI(非屏蔽中断输入引腿)。
(2)当CPU访问外设接口时,要利用当CPU访问存储器时,ALE(地址锁存允许信号输出),(数据允许信号)(数据收发信号),(存储器/输入输出控制信号输出),(读信号输出),写信号输出,高8位数据总线充许,(中断响应信号输出)。
8086CPU系统总线操作和时序8086是一种16位的微处理器,由Intel公司于1978年推出。
8086CPU系统包括CPU、寄存器、输入输出模块、内存和总线等组成部分。
总线操作是指CPU与其他设备之间进行数据传输和通信的过程。
时序则是指这些操作所需要的时间和顺序。
一、8086CPU系统1.CPU:8086CPU是一种8MHz的16位微处理器。
它由一个运算器组件、一个控制器、一个时钟和一组寄存器组成。
运算器执行算术和逻辑操作,控制器控制这些操作的顺序和时机。
2.寄存器:8086CPU有14个寄存器,其中分为通用寄存器、段寄存器和指令寄存器。
-通用寄存器:8086有4个16位的通用寄存器,分别为AX、BX、CX和DX。
这些寄存器可以在运算和数据传输中使用。
-段寄存器:8086有4个16位的段寄存器,分别为CS、DS、SS和ES。
这些寄存器存储了内存中一些段的基地址。
-指令寄存器:8086有两个16位的指令寄存器IP和FLAGS。
IP存储下一个要执行的指令地址,FLAGS用于存储CPU运行时的状态标志。
3.输入输出模块:8086CPU通过输入输出模块与外部设备进行通信。
这些模块包括接口芯片、串行和并行接口等。
通过这些模块,CPU可以读取外部设备的数据,或者向外部设备发送数据。
4.内存:8086CPU可以访问1MB的内存空间。
内存被分为若干个64KB 的段,每个段都有一个唯一的段选择符和一个基地址。
8086使用分段的寻址方式来访问内存。
二、总线操作总线操作是指CPU与其他设备之间进行数据传输和通信的过程。
8086CPU有三个主要的总线:地址总线、数据总线和控制总线。
1.地址总线:8086有20根地址总线,可以寻址1MB的内存空间。
地址总线用于指示内存中读取或写入数据的地址。
2.数据总线:8086有16根数据总线,用于数据的传输。
数据总线可以同时传输一个16位的数据。
3.控制总线:8086有四根控制总线,分别为读(RD)、写(WR)、I/O(I/O)和时钟(CLK)。
第五讲8086/8088微处理器引脚功能、总线结构和时序第一节、8086/8088引脚信号和功能第二节、8086/8088最小模式和最大模式第三节、8086/8088主要操作第四节、8086存储器的分体结构第一节8086/8088引脚信号和功能一、8086/8088的两种工作模式二、8086/8088引脚信号和功能一、8086/8088的两种工作模式8086/8088CPU有两种模式:最小模式和最大模式。
y最小模式系统中只有8086/8088一个微处理器(单处理器模式)。
所有的总线控制信号都直接由8086/8088产生。
总线控制逻辑电路被减少到最小。
适合于较小规模的系统。
y最大模式包含两个(以上)微处理器,其中一个主处理器是8086/8088,其他的处理器称为协处理器,协助主处理器工作。
适合于中等规模或大型的8086/8088系统中。
系统的控制总线由总线控制器8288来提供:¾8288增强了8088CPU总线的驱动能力;¾将8086的状态信号(S2~S0)进行译码,提供8086对存储器、I/O接口进行控制所需的信号。
最小模式与最大模式的主要区别8086/8088外部引脚图(括号内为最大模式时引脚名)8088地A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMI INTR CLK 地Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MX RDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK M/IO DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TEST READY RESETVcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MX RDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TEST READY RESET8086Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MX RDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TEST READY RESET8086(1)地址/数据复用引脚(AD15~AD0 )是分时复用①在总线周期来输出要访问的存储器地址或口地址A15~A②在总线周期的其他时间内,作为双向数据总线:对8086就是(对8088地AD14AD13Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TESTREADYRESET8861.两种模式下公共引脚(2) 地址/状态复用引脚A19/S6~ A16/S3分时复用引脚,输出,三态。