80868088总线操作和时序

微机原理第2章8086/8088系统结构8086/8088 的工作时序1. 时钟周期、总线周期、指令周期微机原理时钟周期：是CPU的基本时间单位，记为T，其值为计算机主频的倒数。

微机原理时钟周期：是CPU 的基本时间单位，记为T ，其值为计算机主频的倒数。

总线周期：CPU 通过总线对存储器或I/O 进行1次访问所需要的时间。

它至少包含4个T ，记为T 1,T 2,T 3,T 4.1. 时钟周期、总线周期、指令周期1. 时钟周期、总线周期、指令周期微机原理的时间，它包含一个或多个总线周期。

常采用MIPS（Million Instructions Per Second）作单位。

微机原理(1) 8086读总线周期T 1T 2T3T 4一个总线周期CLK A 19~A 16S 6~S 3A 19/S 6 ~ A 16/S 3DATA INAD 15 ~ AD 0ALE 低=I/O ，高=MM/IORD DT/R DENA 15~A 02. 读/写工作时序微机原理(2) 8086写总线周期T 1T 2T 3T 4一个总线周期CLK A 19 ~ A 16S 6 ~ S 3A 19/S 6 ~ A 16/S 3DATA OUTAD 15 ~ AD 0ALE 高=I/O ，低=MM/IOWRDT/R DENA 15~A 0微机原理(3)8086具有等待状态的读总线周期T 1T 2T 3T W 一个总线周期CLK A 19~A 16A 19/S 6 ~ A 16/S 3DATA INAD 15 ~ AD 0ALE 低=I/O ，高=MM/IORD DT/RDEN A 15~A 0T 4READYWAITREADYS 6~S 3微机原理(4) 8088读总线周期T 1T 2T 3T 4一个总线周期CLK A 19~A 16S 6~S 3A 19/S 6 ~ A 16/S 3DATA INAD 7 ~ AD 0ALE 高=I/O ，低=MIO/MRD DT/R DENA 7~A 0A 15 ~ A 8A 15~A 8微机原理例1:在8088 CPU 中对存储器进行读操作时,CPU 引脚的IO/M 、RD 、WR 、DT/R 的输出电平分别是什么？例2:在若在1个总线周期中，插入了3个T W ，请问在该总线周期中对READY 信号进行了几次采样？低电平低电平高电平低电平4微机原理下次课见。

微机原理8088的总线与时序8088是Intel公司于1979年推出的一款16位微处理器。

它主要用于个人计算机IBM PC和互补金属氧化物半导体技术（CMOS）中。

8088的总线结构包括内部总线和外部总线。

内部总线通过内部连接的数据通路在不同的功能部件之间传输数据和控制信号。

外部总线则用于连接8088与外部设备，如内存、输入输出（I/O）设备等。

8088的总线宽度为16位，分为数据总线、地址总线和控制信号总线。

数据总线用于传输数据，宽度为16位，可以同时传输一个字节（8位）或一个字（16位）。

地址总线用于寻址，其宽度为20位，可以寻址1MB空间。

控制信号总线至少包括读（RD）、写（WR）、片选（CS）、内存读（MREQ）、I/O读（IOR）和时钟这些基本信号。

8088的时序包括外设周期、读周期、写周期和I/O周期。

外设周期用于与外部设备进行通信，包括读写外设内容和控制外设。

读周期用于从内存或外设读取数据到寄存器或内部缓冲器中。

写周期用于将内部寄存器或内部缓冲器中的数据写入到内存或外设中。

I/O周期用于从外部设备读取或写入数据。

在时序方面，8088采用了同步时序设计。

时钟信号周期（CLK周期）用于同步各个部件的工作。

时钟信号由外部提供，频率为4.77MHz，即每个时钟周期为210ns。

在一个时钟周期内可以完成一个机器周期的工作。

8088的机器周期分为5个时钟周期，即一个机器周期需要5个时钟周期完成。

根据不同的操作，一个机器周期又可以分为多个时钟周期。

不同的操作需要不同的时钟周期数来完成，包括指令周期、内存周期、I/O周期等。

具体的时序可以通过查阅8088的数据手册得到。

总的来说，8088的总线结构和时序是保证处理器与外部设备通信的关键。

通过总线结构的设计和时序的安排，8088能够快速、准确地与外部设备交互，实现数据、控制信号和地址的传输和处理。

同时，时序的设计也要考虑到时钟频率、数据传输速度等因素，以确保系统的稳定性和可靠性。

8086CPU系统、总线操作和时序8086CPU系统、总线操作和时序第⼀节 8086的引脚信号与功能回顾：8086/8088微型计算机的组成、结构及微机系统的⼯作过程，微机系统的存储器组织及相关概念。

本讲重点：8086/8088CPU的两种⼯作模式，8086/8088CPU的外部结构，即引脚信号及其功能。

讲授内容：⼀、 8086/8088微处理器⼯作模式及外部结构1．8086/8088CPU的两种⼯作模式为了适应各种使⽤场合，在设计8088/8086CPU芯⽚时，就考虑了其应能够使它⼯作在两种模式下，即最⼩模式与最⼤模式。

所谓最⼩模式，就是系统中只有⼀个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU 产⽣的，系统中的总线控制逻辑电路被减到最少，该模式适⽤于规模较⼩的微机应⽤系统。

最⼤模式是相对于最⼩模式⽽⾔的，最⼤模式⽤在中、⼤规模的微机应⽤系统中，在最⼤模式下，系统中⾄少包含两个微处理器，其中⼀个为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器⼯作的。

与8088/8086CPU配合⼯作的协处理器有两类，⼀类是数值协处理器8087 另⼀类是输⼊/输出协处理器8089。

8087是⼀种专⽤于数值运算的协处理器，它能实现多种类型的数值运算，如⾼精度的整型和浮点型数值运算，超越函数（三⾓函数、对数函数）的计算等，这些运算若⽤软件的⽅法来实现，将耗费⼤量的机器时间。

换句话说，引⼊了8087协处理器，就是把软件功能硬件化，可以⼤⼤提⾼主处理器的运⾏速度。

8089协处理器，在原理上有点像带有两个DMA通道的处理器，它有⼀套专门⽤于输⼊/输出操作的指令系统，但是8089⼜和DMA控制器不同，它可以直接为输⼊/输出设备服务，使主处理器不再承担这类⼯作。

所以，在系统中增加8089协处理器之后，会明显提⾼主处理器的效率，尤其是在输⼊/输出操作⽐较频繁的系统中。

8086总线操作时序1.读取操作时序：第一步：外设将有效的数据放入数据总线上。

外设需要将有效的数据放入数据总线，以供8086处理器读取。

在此时，地址总线应该是有效的，并且8086会将相应的地址放到地址总线上。

第二步：8086发出读命令。

一旦外设将有效的数据放到数据总线上，8086会发出读命令，以控制数据总线的状态。

第三步：外设驱动控制信号RD#的低电平。

外设会驱动RD#信号的低电平。

这个信号告诉外设，数据已经被读取，可以停止在数据总线上的驱动，以便其他设备可以使用数据总线。

第四步：8086读取数据。

8086会在RD#信号变为低电平后读取数据，并将数据存储到内部寄存器或内存中。

第五步：8086驱动中断（INTA#）信号。

如果外设是中断请求源，则在读取完数据后，8086会驱动中断信号INTA#的低电平，以告知外设可以发出中断向量。

第六步：外设驱动中断向量。

当外设收到INTA#信号后，它将驱动中断向量送至数据总线上，以供8086读取。

8086在收到中断向量后，将其存储到内部寄存器中，以供程序执行相应的中断处理程序。

2.写入操作时序：第一步：8086发出写命令。

8086在进行写操作时，会发出写命令，以控制总线的状态。

第二步：外设驱动控制信号WR#的低电平。

外设会将WR#信号驱动为低电平，这个信号告诉外设，数据总线上的数据已经准备好，可以写入。

第三步：外设将数据放入数据总线。

在WR#信号变为低电平后，外设会把需要写入的数据放到数据总线上。

第四步：8086读取数据。

8086在数据总线上的数据稳定后，会将数据读取，并将数据存储到内部寄存器或内存中。

第五步：外设驱动ACK#信号。

如果外设要求确认数据接收，它会驱动ACK#信号的低电平。

这个信号告诉8086数据已经被接收，并且可以停止数据总线的驱动。

第六步：8086驱动中断（INTA#）信号。

如果外设是中断请求源，并且发生了中断，8086会驱动中断信号INTA#的低电平，以告知外设可以发出中断向量。

8086CPU系统总线操作和时序8086是一种16位的微处理器，由Intel公司于1978年推出。

8086CPU系统包括CPU、寄存器、输入输出模块、内存和总线等组成部分。

总线操作是指CPU与其他设备之间进行数据传输和通信的过程。

时序则是指这些操作所需要的时间和顺序。

一、8086CPU系统1.CPU：8086CPU是一种8MHz的16位微处理器。

它由一个运算器组件、一个控制器、一个时钟和一组寄存器组成。

运算器执行算术和逻辑操作，控制器控制这些操作的顺序和时机。

2.寄存器：8086CPU有14个寄存器，其中分为通用寄存器、段寄存器和指令寄存器。

-通用寄存器：8086有4个16位的通用寄存器，分别为AX、BX、CX和DX。

这些寄存器可以在运算和数据传输中使用。

-段寄存器：8086有4个16位的段寄存器，分别为CS、DS、SS和ES。

这些寄存器存储了内存中一些段的基地址。

-指令寄存器：8086有两个16位的指令寄存器IP和FLAGS。

IP存储下一个要执行的指令地址，FLAGS用于存储CPU运行时的状态标志。

3.输入输出模块：8086CPU通过输入输出模块与外部设备进行通信。

这些模块包括接口芯片、串行和并行接口等。

通过这些模块，CPU可以读取外部设备的数据，或者向外部设备发送数据。

4.内存：8086CPU可以访问1MB的内存空间。

内存被分为若干个64KB 的段，每个段都有一个唯一的段选择符和一个基地址。

8086使用分段的寻址方式来访问内存。

二、总线操作总线操作是指CPU与其他设备之间进行数据传输和通信的过程。

8086CPU有三个主要的总线：地址总线、数据总线和控制总线。

1.地址总线：8086有20根地址总线，可以寻址1MB的内存空间。

地址总线用于指示内存中读取或写入数据的地址。

2.数据总线：8086有16根数据总线，用于数据的传输。

数据总线可以同时传输一个16位的数据。

3.控制总线：8086有四根控制总线，分别为读（RD）、写（WR）、I/O（I/O）和时钟（CLK）。

第五章8088的总线操作和时序本章内容主要介绍8088执行指令的三种周期，以及它们之间的区别和相互联系，在此基础上结合8088芯片引脚信号的功能分别介绍最小、最大组态下三总线信号在这些典型的总线周期中出现的时间关系。

5.1重点与难点本章的学习重点包括8088芯片外部的三总线结构，最大组态与最小组态的基本配置，总线控制器8288在最大组态配置中的作用，在最大组态系统或最小组态系统中的时序配合问题。

3.1.1 8088的工作周期在微型机系统中，CPU的操作都是在系统主时钟CLK的控制下按节拍有序进行的。

CPU 执行一条指令的时间（包括取指令、指令译码和执行该指令所需的全部时间）称为一个指令周期。

把通过外系统总线对存储器或I／O端口进行一次读／写操作的过程称为总线周期，T 状态就是CLK时钟周期。

一个指令周期由若干个总线周期组成。

每个总线周期通常包含4个T状态，即T l、T2、T3、T4。

在T1状态，CPU往地址/数据复用总线（AD7～0）和地址/状态复用总线（A19～16/S6～3）上发地址信息。

在T2状态, 从地址/数据总线和地址/状态总线上撤消地址信息,并使地址/数据总线成为高阻态,为传送数据信息作准备。

与此同时, 从地址/状态总线的输出4位状态信息。

在T3状态, 地址/状态总线继续输出状态信息, 地址/数据总线用于传送数据信息。

在存储器或外设不能及时地配合CPU传送数据时, 它们可以向CPU 请求, 在T3周期之后插入一个或多个等待状态Tw。

在T4状态, 一个总线周期结束。

在一个总线周期中，A15～8始终输出地址信息。

如果一个总线周期之后, 不立即执行下一个总线周期, 那么系统总线就会处于空闲状态Ti, 执行空闲周期。

3.1.2 8088的总线操作1．8088芯片引脚构成及在最大最小组态下的意义。

8088的芯片引脚可分为两种：与工作模式无关的和与工作模式有关的。

与工作模式相关的包括24～31、33、34脚。