当前位置：文档之家 › 数字电子技术基础第三章 门电路

数字电子技术基础第三章 门电路

  • 格式：ppt
  • 大小：3.85 MB
  • 文档页数：82

下载文档原格式

  / 82

合集下载

数字电子技术 第三章 逻辑门电路

数字电子技术 第三章 逻辑门电路

D1 D2 R
F A B ≥1 F
电路图和符号
或门逻辑状态表
A B D1 D2 R
F
A 0（0V） 0（0V） 1（5V） 1（5V）
B 0（0V） 1（5V） 0（0V） 1（5V）
F 0（0V） 1（4.3V） 1（4.3V） 1（4.3V）
电路波形图
A B F
3.三极管构成的非门电路
+12V
u O U CC U BE3 U D3 3.6V
=5V-0.7V-0.7V=3.6V
即输入输出之间实现了“与非”的逻辑关系。
3.TTL与非门传输特性 电压传输特性是指输出电压 u O 随输入电压u I变化的 关系曲线，即 u O f (u I )
uO / V
AB --截止区
B
3. 6 2. 0 1.0
输入级
中间级
输出级
（1）输入级。 对输入变量实现“与”运算， 输入级相当于一个与门。
R1
R2
R4
+U CC
T3 A B D1 D2 R3 T1 T2 D3 F T4
（2）中间级。 实现放大和倒相功能。向后级 提供两个相位相反的信号，分 别驱动T3、T4管。
输入级
中间级
输出级
（3）输出级。 减小电路的输出电阻，提高输出 带负载能力和抗干扰能力。T3和 T4管总处于一管导通而另一管截 止的工作状态。
理想开关 (1)开关闭合时，开关两端电压为0； (2)开关断开时，其流过的电流为0，其两端 间呈现的电阻为无穷大；且开关的转换在瞬 间完成。 半导体二极管、三极管和MOS管，是构成这种电子 开关的基本开关元件。 导通时，相当于开关闭合； 截止时，相当于开关断开。

数字电子技术基础第三章

数字电子技术基础第三章

二、交流噪声容限
反相器对窄脉冲 的噪声容限—交 流噪声容限远高 于直流噪声容限。
交流噪声容限受 电源电压和负载 电容的影响。
图3.3.23 CMOS反相器的交流噪声容限
三、动态功耗
动态功耗：当CMOS 反相器从一种稳定工 作状态突然转变到另 一种稳定的过程中， 将产生附加的功耗。
PD=PC+PT PD为总动态功耗 PC为对负载电容充放
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
2、组装、调试时，应使电烙铁和其他工具、仪表、 工作台面等良好接地。操作人员的服装、手套等选用 无静电的原料制作。
图3.5.34 OC门输出并联的接法及逻辑图
2.1 概述
常用的门电路在逻 辑功能上有: 与门、 或门、非门、与非 门、或非门、与或 非门、异或门等几 种。
单开关电路 互补开关电路
图3.1.1 获得高、低电平的基本原理
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
C=1时 Vo=RL*Vi/(RL+RTG) RTG越小越好，并且希望不 受输入电压变化。
图3.3.39 CMOS模拟开关接 负载电阻的情况
四、三态输出的CMOS门电路
高阻态。 此电路结构 总是接在集 成电路的输 出端。
图3.3.40 CMOS三态门电路结构之一

数字电子技术第三章逻辑门电路

数字电子技术第三章逻辑门电路

（2）基本应用
模拟开关作为数据选择器 1）C=0时，TN管截止，TP 导通，A点为1，TG1开通， TG2关断，L=X；
2）C=1时，TN管导通，TP 截止，A点为0，TG2开通， TG1 关断，L=Y。
4051模拟开关芯片内部结构
8个模拟开关
4052模拟开关芯片内部结构
双4路模拟开关
3.1.9、 CMOS电路的优点
1. 集成度高，静态功耗小。 2. 允许电源电压范围宽（118V）。 3. 扇出系数大，抗噪容限大。
3.2 TTL逻辑门电路
1、三极管的开关特性
①当Vi＝-V时，发射结反偏截止 Ic≈ 0，Vce≈Vcc。 开关断开
②当Vi＝+V时，通常调节Rb使得Ib＞Ics/β
T饱和，此时Ic=Ics，Vce≈0.3V， 三极管饱和导通。 开关闭合
第三章 逻辑门电路
3.1、 MOS门电路 3.1.1 NMOS 开关 负载线
ID
vi=“1”
0 vo=“0”
vi=“0”
UDS
vo=“1”
3.1.2 NMOS 开关特性：
（1） Vi=0(Vi<VT ) ，MOS管截止，类似开关断开，Vo =1(高电平)；
（2） Vi=1(Vi>VT ) ，MOS管饱和导通，开关接通呈现一个 小的接通电阻，若Ron<<RL ， Vo =0（低电平）； （3） MOS管开关具有延迟
=1
=0
C
C
Ron<<RL
3.1.3 NMOS 非门
（1）电阻RL实际用MOS管替代；
（2）T1为工作管（增强型），T2为负载管（耗尽型）始终 导通，但导通电阻Ron2>>Ron1。 （3） Vi=0(Vi<VT ) ，T1截止， T2导通，Vo =1(高电平)；

数电第三章门电路

数电第三章门电路
15
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB

数字电子技术基础第三章逻辑门电路

数字电子技术基础第三章逻辑门电路
ts 的大小是影响三极管速度的最主要因素，要提高三极 管的开关速度就要设法缩短ton与toff ，特别是要缩短ts 。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路

数字电子技术基础 第3章

数字电子技术基础 第3章
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
Uth为门限电压
第 3 章 集成逻辑门电路
返回首页
一、三极管的静态开关特性
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应值：IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。三极 A 区 管在临界饱和点仍然具有放大作用。 U O N u
输入级
中间级
输出级
CT74H系列TTL与非门
第 3 章 集成逻辑门电路
返回首页
3.3.1 TTL 与非门
一、 TTL 与非门的工作原理
R1 R4 VCC +5V
2.8 k
B1
760
C2 C1
R2
58
V3 V2 R5 V4
A B
V1
4 k
VD1 VD2
470
R3
中间级由V2和R2、R3 逻辑符号 组成。V2 集电极和发射极 Y 分别输出两个不同逻辑电 V5 平的信号，分别驱动 V3和 V5。
第 3 章 集成逻辑门电路
返回首页
一、门电路的作用和常用类型
门电路 (Gate Circuit) 指用以实现基本逻辑关系和常用复合逻辑关系的 电子电路。
常用的逻辑门电路:
与门 或门 非门 异或门 与非门 或非门 与或非门

数字电子技术第3章 门电路


《数字电子技术》多媒体课件
山东轻工业学院
二、电压、电流传输特性曲线 1、电压传输特性曲线
BC段：VTN<vi< VDD－∣VTP∣ T1、T2同时导通 设T1导通内阻为RON1 ， T2导通内阻RON2 ：
B'
在BB'段, RON2 > RON1 在B'C段, RON1 > RON2
VDD> VTN+∣VTP∣
高电平：VIH=VCC 低电平：VIL=0
• vI=VIH D截止，vO=VOH=VCC • vI=VIL D导通，vO=VOL=0.7V
《数字电子技术》多媒体课件
山东轻工业学院
二、 二极管门电路
1、二极管与门
设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V
《数字电子技术》多媒体课件
山东轻工业学院
一、CMOS与非门和或非门 工作原理: A B T1 T2 T3 T4 Y
0 0 1 1
与非门
0 1 0 1
Y
1 1 1 0
A B
《数字电子技术》多媒体课件
山东轻工业学院
工作原理:
T3 T1 T2
A B T1 T2 T3 T4 Y
《数字电子技术》多媒体课件
山东轻工业学院
2、高电平输出
高电平输出特性为：
IOH （1）∵VOH＝VDD－∣IOH∣RON ∴随着∣IOH∣↑→VOH略有降低 （2）在同一IOH下， VDD↑→RON↓→VOH↑
《数字电子技术》多媒体课件
山东轻工业学院
3.3.5 其它类型的CMOS门电路
一、CMOS与非门和或非门 二、带缓冲级的CMOS与非门和或非门 三、CMOS OD门 四、CMOS传输门 五、CMOS三态门 重点：（1）CMOS门电路的连接规律； （2）根据电路结构分析电路逻辑功能。

数字电子技术基础(数字电路)第三章逻辑门电路 ppt课件

• “不怕太阳晒，也不怕那风雨狂，只怕先生骂我 笨，没有学问无颜见爹娘 ……”
• “太阳当空照，花儿对我笑，小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
（5-17/25）
CMOS反相器的工作速度
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。
（5-18/25）
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
（5-10/25）
1. MOS管及其开关特性
开关原理
（N沟道增强型为例）
－ UDS
g s
-＋
UGS
＋ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底）
D
G
B
（5-5/25）
第三章 逻辑门电路
教学基本要求：
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模

《数字电子技术基础》第六版--门电路-1117省名师优质课赛课获奖课件市赛课一等奖课件


S
D
B
不论D、S间有无电压， 均无法导通，不能导电
第 章 门电路
3.3.1 MOS管旳开关特征 以N沟道增强型为例研究通电情况：
数字电子技术基础 第六版
2、添加垂直电压VGS
形成电场G—B,把衬底中旳电子吸引 到上表面，除复合外，剩余旳电子在 上表面形成了N型层（反型层）为D、 S间旳导通提供了通道。
VGS(th)称为阈值电压(开启电压）
第 章 门电路
数字电子技术基础 第六版
3.3.1 MOS管旳开关特征
MOS管输入特征和输出特征
① 输入特征：直流电流为0，看进去有一种输入电 容CI，对动态有影响。
② 输出特征： iD = f (VDS) 相应不同旳VGS下得一族曲线 。
第 章 门电路
3.3.1 MOS管旳开关特征 输出特征曲线（分三个区域）
第 章 门电路
3.2.2 二极管或门 二极管构成旳门电路旳缺陷
• 电平有偏移 • 带负载能力差
数字电子技术基础 第六版
• 只用于IC内部电路
第 章 门电路
集成门电路
数字电子技术基础 第六版
集成门电路
双极型 TTL (Transistor-Transistor Logic Integrated Circuit)
第 章 门电路
数字电子技术基础 第六版
3.3.2 CMOS反相器旳电路构造和工作原理 三、输入噪声容限
噪声容限－－衡量门电路旳抗干扰能力。 噪声容限越大，表白电路抗干扰能力越强。
测试表白：CMOS电路噪声容限VNH=VNL＝30％VDD，且 随VDD旳增长而加大。所以能够经过提升VDD来提升噪声容限
第 章 门电路
半导体基础知识（2）

数字电子技术基础：第三章 逻辑门电路


逻辑符号
C
vI /vO
TG
vO /vI
C
C
υo/ υI
2. CMOS传输门电路的工作原理
vI /vO
5V到+5V
C
+5V
TP +5V vO /vI
5V TN
5V
C
设TP:|VTP|=2V， TN:VTN=2V
I的变化范围为－5V到+5V。
c=0=-5V， c =1=+5V
1）当c=0， c =1时 GSN= -5V (－5V到+5V)=(0到-10)V
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：<10 ns。
动态功耗
CMOS反相器的PD与f和 2 VDD
CMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗
PD=PC+PT
分布电容CL充放电引起的功耗： PC CL fVD2D
CMOS管瞬时交替导通引起的功耗：PT CPD fVD2D
74标准系列 74LS系列
74AS系列
74LVC 74VAUC 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰 功耗低
74ALS
3.1 概述
门电路：实现基本逻辑/复合逻辑运算的单元电路
逻辑状态的描述—— 正逻辑：高电平→1，低电平→0 负逻辑：高电平→0，低电平→1
缺点：功耗较大/速度较慢
VDD VIH(min) I OH(total) I IH(total)
… …
I0H（total) &1
+V DD RP
&
&1
IIH（total) &
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 电平有偏移 • 带负载能力差
• 只用于IC内部电路
3.3 CMOS门电路
3.3.1MOS管的开关特性
金属层
一、MOS管的结构
氧化物层 半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
以N沟道增强型为例：
i f (u)
u
击穿
iIS(eU T1) (常温 U T下 2m 6 V)电压
温度的 电压当量
材料 硅Si 锗Ge
开启电压 0.5V 0.1V
导通电压 0.5~0.8V 0.1~0.3V
反向饱 开启 和电流 电压
反向饱和电流 1µA以下 几十µA
三、二极管的等效电路
理想 二极管
导通时i与u成 线性关系
浓度差 多子的扩散运动
扩散和漂移 这一对相反的 运动最终达到 动态平衡，空 间电荷区的厚 度不再改变。
（动画1-3）
6 PN结的导电性
(1) PN结加正向电压时的导电情况
PN结加正向电压时的导电情况如图01.07所示。
外加的正向电压， 方向与PN结内电场方向 相反，削弱了内电场。 扩散电流加大。扩散电 流远大于漂移电流，可 忽略漂移电流的影响， PN结呈现低阻性。
图01.02 本征激发和复合的过程（动画1-1、动画1-2 ）
因热激发而出现的自由电子和空穴是同时成对出 现的，称为电子空穴对。游离的部分自由电子也可能 回到空穴中去，称为复合，如图01.02所示。
本征激发和复合在一定温度下会达到动态平衡。
3 杂质半导体
(1) N（Negative）型半导体 (2) P（Positive）型半导体
掺入杂质的本征半导体称为杂质半导体。
(1）N型半导体
在常温下即可 变为自由电子
掺入五价元素
Si
Si
pS+i
Si
多
掺杂后自由电子数目
余 大量增加，自由电子导电
电 成为这种半导体的主要导
子 电方式，称为电子半导体
或N型半导体。
磷原子
在N 型半导体中自由电子 是多数载流子，空穴是少数
载流子。
(2) P型半导体
3.3 分立元件门电路
3.3.1 二极管与门
设VCC = 5V 加到A,B的 VIH=3V
VIL=0V 二极管导通时 VDF=0.7V
A BY 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V 3V 3V 3.7V
规定3V以上为1 0.7V以下为0
A BY 0 00 0 10 1 00 1 11
构成门电路的核心器件是半导体器件
§ 3.2 半导体基础知识
1 本征半导体 2 杂质半导体 3 PN结的形成及其单向导电性
§ 3.2 半导体基础知识
半导体的导电特性：
热敏性：当环境温度升高时，导电能力显著增强 (可做成温度敏感元件，如热敏电阻)。
光敏性：当受到光照时，导电能力明显变化 (可做 成各种光敏元件，如光敏电阻、光敏二极 管、光敏三极管等)。
数字电子技术基础第三章 门电路
第三章 门电路
§ 3.1 概述 § 3.2 半导体基础知识 § 3.3 分离元件门电路 § 3.4 CMOS集成门电路 § 3.5 TTL门电路
3.1 概述
• 门电路：实现基本运算、复合运算的单元电路，如 与门、与非门、或门 ······
门电路中以高/低电平表 示逻辑状态的1/0
3.2.3 二极管或门
设VCC = 5V 加到A,B的 VIH=3V
VIL=0V 二极管导通时 VDF=0.7V
A BY 0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
规定2.3V以上为1 0V以下为0
A BY 0 00 0 11 1 01 1 11
二极管构成的门电路的缺点
掺杂性：往纯净的半导体中掺入某些杂质，导电 能力明显改变
1 本征半导体
完全纯净的、具有晶体结构的半导体，称为本征 半导体。
价电子
Si
Si
共价健
Si
Si
图01.01(a)晶体中原子的排列方式
图01.01(b) 硅单晶中的共价健结构
共价键中的两个电子，称为价电子。
2、本征半导体中的两种载流子
为什么要将半 导体变成导电 性很差的本征 半导体？
Si
Si
BS–i
Si
硼原子
掺入三价元素 空穴 掺杂后空穴数目大量
增加，空穴导电成为这 种半导体的主要导电方 式，称为空穴半导体或 P型半导体。 在 P 型半导体中空穴是多 数载流子，自由电子是少数 载流子。
4 PN结
空间电荷区也称 PN 结
少子的漂移运动
P 型半导体
内电场 N 型半导体
－－－－－－ + + + + + + －－－－－－ + + + + + + －－－－－－ + + + + + + －－－－－－ + + + + + +
PN结加正向电压时，呈现低电阻，具有较 大的正向扩散电流——PN结导通；
PN结加反向电压时，呈现高电阻，具有 很小的反向漂移(饱和)电流——PN结截止。
结论：PN结具有单向导电性。
半导体二极管
一、二极管的组成
将PN结封装，引出两个电极，就构成了二极管。
二、二极管的伏安特性及电流方程 二极管的电流与其端电压的关系称为伏安特性
理想开关 导通时 UD＝0 截止时IS＝0
近似分析 中最常用
导通时UD＝Uon 截止时IS＝0
应根据不同情况选择不同的等效电路！
总结
半导体二极管的导电特性:
(1) 截止区： V< 0， I=0
(2) 导通区： 当0＜V＜Von时，正向电流为零，Von称为死 区电压或开启电压。 当V＞Von时，开始出现正向电流，并按指数 规律增长。
图01.07 PN结加正向电压 时的导电情况
（动画1-4）
(2) PN结加反向电压时的导电情况
PN结加反向电压时的导电情况如图01.08所示。
外加的反向电压，方向 与PN结内电场方向相同， 加强了内电场。内电场对多 子扩散运动的阻碍增强， 扩散电流大大减小。PN结 呈现高阻性。
（动画1-5）
图 01.08 PN结加反向电压时 的导电情况

二极管电路的基本问题和分析方法
二种工作状态
判断导通还是截止：
一、理想模型
UD > Uon 则导通 UD < Uon 则截止
特性
iD
uD
符号及
等效模型
S
S
正偏导通，uD = 0；反偏截止， iD = 0 U(BR) =
二、恒压源模型
特性
iD uD
正偏导通，uD = Uon； 反偏截止， iD = 0 U(BR) =