高性能数字电视QAM均衡器的VLSI结构设计

文章编号：1002—8692(2008)S1--0015-03D igi t al TI，}}…………o—————_—-——：=j■—r。

高性能数字电视Q A M均衡器的V LSI结构设计实用设计王松涛1．王波2(1．安徽财经大学信息工程学院，安徽蚌埠233041；2．固镇县广播电视局，安徽固镇233700)【摘要】设计了一种适用于高清晰数字电视(H D TV)接收芯片的全数字正交幅度调制器(Q A M)的均衡器。

该均衡器由前馈滤波器、误差判别电路和系数更新电路以及后馈滤波器构成。

该均衡器采用了常模算法(C M A)和判决导引最小均方算法(D D—LM S)相结合的算法。

重点给出了均衡器的V LSI实现、两种算法间切换的依据、步长的选择以及抽头系数的确定。

同时在电路上采用了逻辑简化、重编码、电路时分复用等简化和优化方法来实现性能、面积和功耗的折衷。

【关键词】正交幅度调制；均衡器；常模算法；判决导引最小均方算法；前馈和后馈滤波器【中图分类号】T N941．3【文献标识码】AD es i gn of a V L SI A r chi t ect ur e f or a H j gh Per f or m ance Q A ME qual i zerf or皿TV R ecei verW A N G S o ng-t a01，W A N G B02(J．I n f or m at i o n E ngi neer i ng C oll ege of A n hui U m ve H i t y of Fi nace and E c onom i cs，A nhu i B e ngb u233041，C hi na；2．R adi o and T e&vb妇n B u r eau．A nhui G uz hen233700,Chi na)【A bs t r act】A n al l-di g i t al Q A M equal i zer ar chi tect ur e i s pr esen t ed f or H D T V r ecei ver chi p．T hi s equal i zer i ncor por at es f or w ar d f il t er,e r r or j udge，coef f i ci ent up daf i n g and dec i si on-f eed back eq uahz er．T hi s equal i zer ado pt s C M Aa nd D D—L M S al gor i t hm．I t em o phas i zes o n r eali zi ng t he V LSI(very l ar ge scal e i nt eg r at ed-cir cui t)．t he r u l e bet w e en t he al gor i t hm s，t he s el ect i on of s t ep a nd f i l t er"s coef f i cient．A t t he s a n l e t i m e，t h e ci rcui t at t ai ns t r ade-of f am ong pe r f or m anc e，ar ea a nd pow e r by appl y i ng s i m pl i cit y i n l og i c，r e--co de t ec hnol o gy a nd ot her opt i m i zat i on m ea$ur e．【K ey w or ds】quadr at ur e am pl i t ude m odul at ed；a da pt i ve equal i ze r；l eas t m ean sq uar e；cons t an t m odul e al g or i t h m；dec i si on f eed ba c k equa l i ze1引言随着数字通信技术和超大规模集成电路技术的迅速发展，数字电视成为继彩色电视后国际上正在研究推广的新一代电视。

Q A M调制信号因其频谱利用率高和较强的抗误码率，被广泛地应用于通信系统中。

实际中不断变化的信道函数会使接收端解调后的基带信号产生码间串扰和I，Q两支路的互扰，这些码间干扰(I SI)是引起传输信号错误的主要原因。

而均衡器能够补偿整个系统的幅频和相频特性，在不增加信号能量或增大带宽的条件下，消除码问干扰，降低误码率，提高传输质量。

近年来，均衡器广泛采用判决反馈结构(D FE)，这种结构比横向、格形结构有更多优势，它的均方误差(M SE),i I／d,，硬件计算量低，系统更易达到稳定。

均衡器一般开始工作时采用自适应盲均衡算法估计传输信号的统计特性和概率分布来调整加权系数，当系数达到收敛时转用直接判决模式。

笔者设计了一种用于Q A M解调芯片中的自适应均衡器，采用判决反馈结构，结合C M A和D D—LM S两种自适应算法实现【l q，重点给出了均衡器的V I_SI实现，两种算法间切换的依据，步长的选择以及抽头系数的确定，同时在电路上采用了逻辑简化、重编码、电路时分复用等简化和优化方法来实现性能、面积和功耗的折中。

文中最后给出了仿真结果，误码率达到了Q A M解调芯片对误码率的要求。

2常用结构和算法2．1判决反馈均衡器判决反馈均衡器(FI R—D E E)是一种非线性结构的均衡器，尤其在对付相对恶劣的信道，它能提供比一般线性均衡器更小的误码率(SE R)，即D FE用前馈滤波器来抵消前行干扰，同时输出部分均衡信号，而反馈滤波器在接收到Q A M符号判决和误差来消除后续干扰；而线性均衡器在减少I SI的同时也放大了噪声，但D FE能在消除I SI的同时不引入噪声增益。

如果采用FI R滤波器，则有限个抽头的横向滤波器不能完全消除码间干扰。

所以本设计采用了判决反馈均衡器(FI R-D FE)，其结构如图l所示。

自适应均衡器在输入信号的统计特性未知时，或输—No．S—1V—01．32—200—8(S—um—No．3—18)XVlDEO．15篡金蝓巾入信号的统计特性数气爵雨翮．f?。

)嗣曩嘉变化时，能调整自—{霎薹錾，叫尹』型爵著嵩萎彖：B美蓁是{％)l医丽丽司。

I1^J某种最佳准则的要I婆鎏墨I求。

本文采用最小图1均衡器的实现结构均方误差准则，结q+l=C‘+uxekxl‘(2) e(|j})=e，(尼)qeD(”=噍巩(3)e(后)≈肚)巾o(．|})巩×(R2一I Y kl)(4)式中：R，：耻是一个常数，当QAM信号的模式确定3V L SI结构实现与优化前馈U型I副：滤渡器I由状态l I系散更新机和L一产7t步长．Q A M产生l l选扦C M A控制l l或L M S步tL_==}P—1。

—’。

1-A取绝对值低付L—LI对卉洪莘累加l去后馈系数蜓新单元前馈最数史新单几图2自适应均衡器结构框图前馈滤波，其输出到累加器(即图1所示的加法单元)，然后由判决电路产生相应的量化信号，再到两信号相减电路产生误差信号。

此误差值和由C M A算法计算出相应的误差控制信号，这两个信号由Q A M状态机控制来进行选择(即选择C M A算法还是D D_LM S算法)。

最后由状态机决定系数更新部分所应采用的步长。

在设计中关键电路在于判决依据的产生。

本文所设计的均衡器能支持16-256Q A M星座图，因此在电路设计时这一部分电路需由一个Q A M状态机来控制。

3．2算法的切换均衡器在工作时，需要在C M A和D D—LM S两种算法间进行转换。

当均衡器开始工作时，用CM A来初始化均衡器的加权系数，利用输入信号的统计特性来调整均衡器的加权系数。

当均衡器达到稳定时，就用D D—L M S 算法实现。

算法转换主要由控制电路误差累加电路来决定，当误差在n个周期内的和较大时就用CM A算法，则其会对应一定的更新步长。

在设计中C M A步长设置成2母。

当误差累加在n个周期内的和小于一定值时就用D D—L M S算法。

D D—L M S算法开始时使用一个大的步长，随后步长会随着抽头系数的收敛而逐步减小，最终达到在稳定操作时的最终值。

在设计中，将初始步长设置为扩，以进一步减小残留误差，随着系数的收敛，步长逐步降低，最后达到域值2。

11。

图3所示是盲均衡器算法选择流程图。

用何种算法由累计误差来决定。

通过多次试验仿真得到两个门限值，上限为0．58172607，下限为0．08221435。

≤猜、、新商甲——画蒜葛多占羔整状态机拧制进^L二：二=二=图3保持原来的C M A或LM S状态3．3电路优化3．3．1算法级的优化乘法操作占均衡器的75％12．2上。

所以乘法运算是彝暴曾孽Q A M 解调芯片中的主要运算之一，其性能的好坏直接影响解调器的特性。

乘法对于任何高级语言都不是问题，但对于硬件设计来说就很困难了，主要逻辑关系复杂，资源使用太多，速度也会降低。

对于能够兼容16，32，64，128，256Q A M 的芯片来说，一个码元最多可以携带8bi t 的信息。

在设计中考虑到设计精度的需要可取数据位为10位，系数位为11位。

由于Q A M 信号是复数形式，所以乘法器的运算不仅仅是简单的乘法操作，而是乘加或乘减操作。

所以在设计中，采用改进的B oot h 重编码算法对数据位进行编码。

在结构上采用了华莱士树结构。

对于系数更新部分的处理，设计中为了避免乘法运算，采用量化的方法进一步节省硬件开销，减少芯片面积。

具体做法如下：系数更新公式如式(2)所示，其中G +。

(17,)表示本时刻的系数，C k(11,)表示在这之前的系数值，厶是t =k 时刻接收数据的复数共轭信号，“是均衡器的步长。

在实际的应用中数据都是二进制的，所以可以采用2的整数次幂的形式。

如首先将吼量化成2口的形式，同时步长“也可以量化成≯的形式，则运算Ⅱ×岛最终可以表示成2枷的形式。

相应的系数更新运算就可以用简单的移位来实现。

具体实现如图4所示。

剽囊慨匡H 纛旧一一步长p 一*(护r 一3．3．2逻辑上的优化设计的Q A M 解调器采用28．8M H z 的信号进行采样，我国数字电视码元速率目前还没有相应的标准，E ur oD O CSI S 标准中下行码元速率为6．9652M bi t ／s ，国内目前开通的数字电视频道很多采用了6．875M bi t ／s 的模式。

所以在一个时钟周期内可以处理3倍码元速率，如图5所示，通过三选一M U X 可以分时输出3次数据到乘法单元。