下载文档原格式
基于FPGA平台的数字频率合成器的设计和实现数字频率合成技术是一种实现高精度频率合成的方法，具有广泛应用价值。
在数字频率合成中，FPGA是一种非常重要的平台，能够实现高速、高精度、可编程的数字频率合成。
本文将介绍基于FPGA平台的数字频率合成器的设计和实现。
一、FPGA简介FPGA是一种可以编程的数字集成电路，具有非常灵活的可编程性。
FPGA中包含了大量的逻辑单元、存储单元和输入输出接口，可以通过编程实现各种数字电路功能。
FPGA具有高速、高度集成、低功耗等优点，在数字电路的设计和实现中得到了广泛应用。
二、数字频率合成的基本原理数字频率合成是通过一组特定的频率合成器和相位加法器来合成所需要的频率。
首先，将参考频率和相位加法器连接起来，形成一个频率合成器。
然后，将输出频率与参考频率的比例进行数字控制，并将输出频率的相位与参考频率相位进行加法计算，最终输出要求的频率。
三、数字频率合成器的设计1. 参考频率生成模块参考频率生成模块是数字频率合成器的核心模块。
参考频率一般使用晶振作为输入信号，并通过频率除和锁相环等技术来产生高精度的参考频率。
在FPGA中，可以使用PLL、DCM等IP核来实现参考频率的生成。
2. 分频器分频器是将参考频率转化为所需的输出频率的模块，一般使用计数器实现。
在FPGA中，可以使用计数器IP核或使用Verilog等HDL语言来实现。
3. 相位加法器相位加法器用于将输出频率的相位和参考频率的相位相加。
在FPGA中，可以使用LUT（查找表）实现相位加法器。
4. 控制单元控制单元用于控制数字频率合成器的各个模块，并实现与外部设备的接口。
在FPGA中，可以使用微处理器或FPGA内部逻辑来实现控制单元。
四、数字频率合成器的实现数字频率合成器的实现需要进行数字电路设计和FPGA编程。
一般来说，可以采用Verilog或VHDL等硬件描述语言进行FPGA编程，实现各个模块的功能。
数字电路设计过程中，需要考虑到功耗、面积和时序等问题，同时需要进行仿真和验证。
射频前端设计中的频率合成器设计原则
在射频前端设计中，频率合成器是一个至关重要的模块，它负责生成所需的稳
定高频信号。
频率合成器的设计对整个射频系统的性能和稳定性都有着重要影响。
因此，频率合成器的设计原则至关重要。
首先，频率合成器的设计原则之一是频率稳定性。
频率合成器需要能够精确地
产生所需的输出频率，并且能够保持稳定，不受外部干扰的影响。
为了实现频率稳定性，可以采用数字频率合成技术，利用锁相环或直接数字频率合成器等方法来实现。
其次，频率合成器的设计原则之二是相位噪声。
相位噪声对于射频系统的性能
有着重要的影响，特别是在无线通信系统中。
为了降低相位噪声，可以采用低噪声振荡器（LO）和滤波器等技术来提高频率合成器的性能。
另外，频率合成器的设计原则之三是工作频率范围。
在实际应用中，频率合成
器需要能够覆盖所需的工作频率范围。
因此，在设计频率合成器时，需要考虑其工作频率范围，并选择合适的元件和设计方案。
此外，频率合成器的设计原则还包括功耗、尺寸、成本等方面的考虑。
在实际
应用中，设计频率合成器时需要综合考虑这些因素，以实现性能与成本的平衡。
总的来说，在射频前端设计中，频率合成器设计原则十分重要。
频率稳定性、
相位噪声、工作频率范围等方面的考虑都会影响到频率合成器的性能和稳定性。
因此，在设计频率合成器时，需要综合考虑各种因素，以实现频率合成器的优良性能。
1~999kHz 频率合成器设计题目设计目的1、通过本设计理解和掌握数字电路应用设计方法2、更好理解掌握锁相环系统的原理与设计方法3、理解模数混合电路的设计方法题目要求：利用现有电学专业基础知识，设计实现1~999kHz 频率合成器，实现由数字量输入信号控制压控振荡器的输出频率。
设计要求：用计数器实现对压控振荡器输出信号任意分频，其分频系数从1到999，分频系数的设置可任意设置。
将分频后的输出信号与1kHz 参考信号由鉴相器鉴相，经环路滤波器将相位误差转换为误差电压输出，进而去调整输出信号的频率，从而实现1~999kHz 频率合成器。
设计原理：锁相环路实质上是一个相差自动调节系统。
锁相环路由鉴相器、环路滤波器和压控振荡器等三个基本部件组成。
图1 锁相环原理框图其中，鉴相器对它的两个输入信号进行比较，当环路锁定时，鉴相器输出正比于这两个输入信号相位差的直流电压Vd 。
功能有两个，首先对相位做减法，检测两个输入信号之间的相位差；其次再把相位误差转换为误差电压输出。
环路滤波器是一个线性低通滤波器，其作用是滤除鉴相器输出误差电压中的高频分量，起到滤波平滑作用，以保证环路稳定、改善环路跟踪性能和噪声特性。
通常由R ，C 元件(有时使用运算放大器)组成。
在锁相环路中，压控振荡器起着电压转换为相位的作用。
其振荡频率的相位受滤波器输出电压vc(t)的控制，而其输出信号的相位随环路输入信号相位变化而变化，从而保持相位跟踪。
当PLL 处于锁定状态时，PD 两个输入信号的频率一定精确相等。
可得：o R f Nf若f R 为晶振标准信号，则通过改变分频比N ，便可获得同样精度的不同频率信号输出。
选用不同的分频电路就可组成各种不同的频率合成器。
设计思路：用计数器实现对压控振荡器输出信号任意分频，其分频系数从1到999，分频系数的设置可由拨码开关或一般的开关设置。
将分频后的输出信号与1kHz 参考信号由鉴相器鉴相，经环路滤波器将相位误差转换为误差电压输出，进而去调整输出信号的频率。
数字频率合成器设计实例数字频率合成器设计实例数字频率合成器（Digital Frequency Synthesizer）是一种能够产生不同频率信号的设备。
它通过使用数字技术和数学算法来合成所需的频率，具有高精度和稳定性。
在本文中，我们将逐步介绍数字频率合成器的设计过程。
1. 设定所需频率范围：首先，确定所需合成的频率范围。
这取决于具体应用，例如音频处理、无线通信等。
假设我们的频率范围为1Hz到10kHz。
2. 确定采样率：采样率是指每秒钟对信号进行采样的次数。
根据香农抽样定理，采样率应大于信号最高频率的两倍。
在我们的例子中，最高频率为10kHz，因此选择采样率为至少20kHz。
3. 选择数字信号处理器（DSP）：为了实现数字频率合成器，我们需要选择一种适合的DSP芯片。
DSP芯片能够高效地执行数字信号处理任务，例如信号生成和滤波。
选择一款性能强大且易于编程的DSP 芯片，以满足所需的合成要求。
4. 设计频率控制模块：频率控制模块是数字频率合成器的核心部分，用于生成所需频率的数字信号。
它通常由相位锁定环（PLL）和数字控制振荡器（NCO）组成。
a. 相位锁定环（PLL）：PLL是一种控制系统，通过比较输入信号的相位和参考信号的相位差异来产生所需频率的输出信号。
通过调整参考信号的频率和相位，PLL可以实现精确的频率合成。
b. 数字控制振荡器（NCO）：NCO是一种可编程振荡器，能够生成具有可变频率的数字信号。
通过调整输入的控制参数，NCO能够实现不同频率的信号合成。
5. 编程实现：根据DSP芯片的编程手册和软件开发工具，编写相应的代码实现频率控制模块。
通过配置PLL和NCO的参数，以及设置合适的参考信号，实现所需频率的合成。
6. 验证和调试：使用示波器或频谱分析仪等测试工具，验证合成的频率是否符合要求。
如果发现频率偏差或其他问题，可以通过调整PLL和NCO的参数来进行调试和校准。
7. 优化和改进：根据实际应用需求和反馈，对数字频率合成器进行优化和改进。
频率合成器的设计频率合成器的设计1 前言频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。
频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（D DS）。
直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。
随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。
频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。
频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。
频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。
本文是以如何设计一个锁相环频率合成器为重点，对频率合成器做了一下概述，主要介绍了锁相环这一部分，同时也对锁相环频率合成器的设计及调试等方面进行了阐述。
2总体方案设计实现频率合成的方法有多种，可用直接合成，锁相环式，而锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。
下面列出了几种用锁相法实现频率合成的方案。
2.1方案一SHAPE \* MERGEFORMAT图2.1 方案一原理框图如图2.1所示，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。
高稳定度的参考振荡器信号f R经R 次分频后，得到频率为f r的参考脉冲信号。
同时，压控振荡器的输出经N次分频后，得到频率为f d的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。
当环路处于锁定状态时，输出信号频率：fo= N*f d。
只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。
摘要频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。
本文系统地阐述了锁相环频率合成器的基本工作原理，较深入地分析了锁相环路的组成和工作过程，建立其相位模型以及动态方程，并且对环路滤波器和各组成部分进行了详细的分析。
在此基础上，针对CD4046系统的技术特点，以集成数字锁相芯片为核心精心设计了频率合成电路，构成了多频点输出频率合成器。
为了改善环路的捕获性能，进一步抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压的不纯而引起的寄生输出以及其他各种杂散噪声，对环路滤波器进行了重点设计，合理选择和计算了环路的参数，进而使得集成锁相环频率合成电路的功能得到了充分发挥，为CD4046系统提供了良好的本振源。
关键词：频率合成器锁相环路CD4046目录引言 (3)第一章频率合成基本原理 (4)1．1 频率合成的概念 (4)1．2 频率合成器的主要技术指标 (5)1．3 锁相频率合成器 (5)第二章锁相环路的基本工作原理和CD4046的介绍 (6)2．1 锁相环路的工作原理 (6)2．2 锁相环路各组成部分的作用 (6)2．3 数字式锁相环路CD4046 (7)2．4 CD4046的介绍 (8)2．5 CD4046工作原理 (9)2．6 CD4046典型应用电路 (9)第三章频率合成器的设计与制作 (11)3．1 实验的设计指标和要求 (11)3．2 设计步骤 (11)3．3 设计电路图 (12)3．4 电路板制作 (12)总结 (14)参考文献 (15)引言频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
频率合成在通信、雷达、测控、仪器仪表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式。
前两种属于开环系统，具有频率转换时间短，分辨率较高等优点。
目录第一章系统分析与设计方案 (1)1.1 DDS设计原理介绍 (1)1.2直接数字式频率合成器(DDS)的基本结构 (1)1.3基本DDS结构的常用参量计算 (1)1.3.1 DDS的输出频率f out 。
(1)1.3.2 DDS产生的相位。
(1)1.3.3 DDS的频率分辨率。
(1)1.3.4 DDS的频率输入字FW计算。
(2)1.4 DDS的工作原理 (2)1.4.1相位累加器与频率控制字FW (2)1.4.2 相位控制字PW (2)第二章软件设计 (3)2.1 Verilog HDL程序 (3)2.1.1 8位加法器程序代码 (3)2.1.2 16位加法器程序代码 (3)2.1.3 8位寄存器程序代码 (3)2.1.4 16位寄存器程序代码 (4)2.1.5 dds代码程序 (4)2.1.6 ROM的创建 (4)第三章实验仿真 (5)3.1 原理图 (5)3.1.1 ROM (5)3.1.2 八位加法器 (5)3.1.3 十六位加法器 (5)3.1.4 八位寄存器 (6)3.1.5 十六位寄存器 (6)3.2 仿真波形 (6)3.3 D/A转换电路 (9)3.3.1 DAC0832结构及工作原理 (9)3.3.2 D/A转换电路模块 (10)3.4 实验结果 (10)3.5 调试过程 (10)3.5.1对adder8、adder16、reg8、reg16的调试 (10)3.5.2. D/A转换电路的调试 (10)3.5.3．输出波形的调试 (10)第四章心得体会 (11)第五章参考文献 (12)第一章系统分析与设计方案1.1 DDS设计原理介绍DDS即Direct Digital Synthesizer数字频率合成器，是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。
具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。
电路中的无线电频率合成器设计与分析无线电频率合成器是电路中的一种重要部件，能够生成特定的无线电频率信号，广泛应用于通信系统、雷达系统、测量仪器等领域。
本文将从设计与分析的角度来探讨电路中的无线电频率合成器。
在电路设计中，无线电频率合成器的设计是一个复杂且关键的工作。
它需要能够稳定地生成一个特定的频率信号，并且具备较低的相位噪声和频率漂移。
这就要求设计者在选择元器件和设计电路拓扑时要充分考虑这些因素。
首先，选择合适的元器件对于无线电频率合成器的设计至关重要。
稳定的时钟源是频率合成器的基础，一般会选择高精度的晶振作为时钟源。
同时，在选择放大器和滤波器时，要考虑其频率响应和失谐降低等性能指标，以确保频率合成器能够产生稳定且纯净的信号。
其次，设计者需要合理选择电路拓扑结构。
常见的无线电频率合成器电路拓扑包括DDS（直接数字频率合成器）、PLL（锁相环）等。
DDS通过数字信号直接生成频率信号，具有较高的频率分辨率和快速更新速度；而PLL则是通过频率和相位的反馈控制来实现稳定的频率合成。
设计者需要根据具体需求选择合适的拓扑结构，并进行性能上的权衡。
在设计好电路拓扑后，设计者需要进行参数的调整和电路的优化。
调整电路参数可以通过变动电路中的电感、电容和阻值等元器件数值来实现，以达到预期的频率合成效果。
同时，通过仿真和实验，进一步分析和优化电路性能。
例如，可以通过改变滤波器的阶数和带宽来调整合成信号的波形和频谱性能。
在完成频率合成器的设计后，还需要对其进行性能评估和测试。
通过测量输出信号的频率稳定度、相位噪声和功率输出等参数，验证所设计的频率合成器是否满足需求。
若不满足，还需进一步对电路进行调整和优化。
最后，为了保证电路的可靠性和稳定性，还需要进行电路板布局和电磁兼容性设计。
合理的布局可以最小化各部件之间的干扰，减少信号损耗和杂散谐波的产生。
同时，通过合适的电气隔离和滤波措施，可以降低外界电磁干扰对频率合成器的影响。
无线电频率合成器电路设计与应用无线电频率合成器是一种电子器件，用于生成稳定的高频信号。
它在各种通信系统、雷达系统以及其他无线电设备中得到广泛应用。
本文将介绍无线电频率合成器的电路设计原理和其在实际应用中的一些案例。
一、无线电频率合成器的电路设计原理无线电频率合成器的设计原理主要基于锁相环（PLL）技术。
锁相环是一种反馈控制系统，由相位比较器、低通滤波器、电压控制振荡器（VCO）和分频器组成。
在无线电频率合成器中，输入信号经过相位比较器与参考信号相比较，产生一个误差信号。
该误差信号被送入低通滤波器，滤波器的输出直接控制VCO的频率。
反馈环路中的分频器将VCO的输出频率进行分频，与参考频率进行比较，形成闭环控制。
通过不断调整VCO的频率，使其与参考信号达到相位同步，从而实现频率合成。
在电路设计中，需根据具体的要求选择合适的锁相环器件和元器件参数，以确保频率合成器的性能。
二、无线电频率合成器的应用案例1. 通信系统中的频率合成器在通信系统中，频率合成器用于生成各种调制信号的载频。
例如，在蜂窝通信系统中，频率合成器用于产生基站的射频信号，以及移动终端的接收信号。
其设计要求包括频率范围广、频率稳定性高、相位噪声低等。
2. 雷达系统中的频率合成器在雷达系统中，频率合成器用于产生射频信号，用于发射和接收雷达脉冲。
由于雷达系统对频率精度和频率稳定性要求较高，频率合成器的设计需要考虑高精度的频率合成算法，以及高稳定性的元器件选择。
3. 无线电广播系统中的频率合成器在无线电广播系统中，频率合成器用于产生不同频段的广播信号。
广播系统通常需要频率切换、频率调谐等功能，频率合成器能够提供这种灵活性。
4. 卫星通信中的频率合成器在卫星通信中，频率合成器用于产生卫星的射频信号，以及地面终端的射频信号。
频率合成器需要满足卫星通信系统对频率稳定性、相位噪声、功耗等方面的要求。
结语：无线电频率合成器是现代无线通信和雷达系统中不可或缺的关键器件。
摘要频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。
本文系统地阐述了锁相环频率合成器的基本工作原理，较深入地分析了锁相环路的组成和工作过程，建立其相位模型以及动态方程，并且对环路滤波器和各组成部分进行了详细的分析。
在此基础上，针对CD4046系统的技术特点，以集成数字锁相芯片为核心精心设计了频率合成电路，构成了多频点输出频率合成器。
为了改善环路的捕获性能，进一步抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压的不纯而引起的寄生输出以及其他各种杂散噪声，对环路滤波器进行了重点设计，合理选择和计算了环路的参数，进而使得集成锁相环频率合成电路的功能得到了充分发挥，为CD4046系统提供了良好的本振源。
关键词：频率合成器锁相环路CD4046目录引言 (3)第一章频率合成基本原理 (4)1．1 频率合成的概念 (4)1．2 频率合成器的主要技术指标 (5)1．3 锁相频率合成器 (5)第二章锁相环路的基本工作原理和CD4046的介绍 (6)2．1 锁相环路的工作原理 (6)2．2 锁相环路各组成部分的作用 (6)2．3 数字式锁相环路CD4046 (7)2．4 CD4046的介绍 (8)2．5 CD4046工作原理 (9)2．6 CD4046典型应用电路 (9)第三章频率合成器的设计与制作 (11)3．1 实验的设计指标和要求 (11)3．2 设计步骤 (11)3．3 设计电路图 (12)3．4 电路板制作 (12)总结 (14)参考文献 (15)引言频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
频率合成在通信、雷达、测控、仪器仪表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式。
前两种属于开环系统，具有频率转换时间短，分辨率较高等优点。
而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低，并且输出频率的准确度不亚于前两种，因此本文采用基于锁相环（PLL）技术的锁相频率合成。
PLL的好处包括：（1）易于集成到IC中。
（2）无线信道间隔中的灵活性。
（3）可获得高性能。
（4）频率合成器外形尺寸较小。
第一章频率合成基本原理1．1 频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
60年代后期，全晶体管化的微波频率合成技术已应用于通信设备。
随着大规模集成电路的发展，新的全数字化的频率合成技术得以实现。
80年代频率合成技术进入毫米波范围。
频率合成技术广泛用于通信、导航、雷达和测量等设备中。
测量设备采用频率合成技术能提高测量精度，并易于与微处理机相结合，实现测量的自动化。
实际的频率合成设备通常采用以下三种技术：1、直接频率合成，即DDS技术。
优点是响应快，缺点是成本高，且不能做到任意频率的合成，主要用于军事通信。
2、锁相环频率合成技术，即PLL。
优点是成本低，可合成任意频率，缺点是响应慢，主要用于民用设备。
3、DDS+PLL技术。
结合上述两者优点，主要用在专业领域。
在本文中我们主要采用锁相环频率合成技术。
1．2 频率合成器的主要技术指标在以下的性能指标中，转换时间在收发信机设计中将很大的程度上影响通信传输的有效性指标。
每一次发送接收的改变，都要经历一次频率合成的跟踪锁定过程。
频率合成器的性能需要一系列指标来表征，一般以下述基本指标衡量其优劣：频率范围、频率分辨力、频率转换时间、频率准确度和稳定度、频谱纯度、系列化、标准化及模块化的可实现性、成本、体积及质量。
（1）频率范围：指频率合成器输出频率最高和最低之间的频段宽度。
一般来说，频率范围决定于压控振荡器的频率范围。
（2）频率间隔：指频率合成器2个相邻输出频率点之间的间隔，频率范围和频率间隔共同决定了信道数量。
（3）转换时间：指频率值发生改变时完成转换并达到锁定所需的时间1．3 锁相频率合成器单环试锁环相频率合成器。
在基本锁相环路的反馈通道中插入分频器，就可构成单环锁相环频率合成器，其方框图如图1-1所示。
图1-1 单环锁相环频率合成器第二章 锁相环路的基本工作原理和CD4046的介绍2．1 锁相环路的工作原理锁相环是一种自动相位控制（APC ）系统，是现代电子系统中应用广泛的一个基本部件，它的基本作用是在环路中生产一个振荡信号，其相位“锁定”在环路输入信号的相位上。
所谓相位锁定时指两个信号的频率完全相等，二者的相位差包保持恒定值。
如下图图2-1是锁相环路的组成框图。
图2-1 锁相环路的组成框图2．2 锁相环路各组成部分的作用利用锁相环技术实现频率合成。
它能够利用一个高频率稳定度和高频率准确度的信号源（晶体振荡器）合成出大量的具有同样性能的离散频率。
频率合成器的核心组成是锁相环路（PLL ）。
锁相环路是一种相位负反馈控制系统，它利用相位稳定来实现频率锁定，即“锁相”，实现锁相的方法称为锁相技术。
环路滤波器具有低通特性，它可以起到低通滤波器的作用，更重要的是它对环路参数的调整起着决定性的作用，它对环路的各项性能都有着重要的影响。
常用的环路滤波器有：RC 积分滤波器、 无源积分滤波器、有源积分滤波器、无源比例积分滤波器。
其特点有：1.减少高频信号的衰减，提高锁相环的捕捉和跟踪范围。
2.从相频特性看，当频率很高时，有相位超前校正作用。
这个相位超前作用对改善环路的稳定性是有用的。
有源比例积分滤波器的特点是有相位超前校正作)t )用。
3、压控振荡器是一种电压－频率变换装置，在环中作为被控振荡器，它的振荡频率应随输入控制电压uc(t)线性地变化。
实际应用中的压控振荡器的控制特性只是有限的线性控制范围。
超出这个范围之后控制灵敏度就会下降。
压控振荡器是一个具有线性控制特性的调频振荡器，对它的基本要求是：频率稳定度好（包括长期稳定度和短期稳定度）；控制灵敏度Ko要高；控制特性的线性要好；线性区域要宽等等。
这种要求之间有些是矛盾的，设计时要折衷考虑。
压控振荡器的类型有很多，常用的有LC压控振荡器、晶体压控振荡器、负阻压控振荡器和RC压控振荡器等几种。
2．3 数字式锁相环路CD4046锁相集成电路由于性能优良、价格便宜、使用方便，正被许多电子设备所使用。
集成锁相环路已成为锁相技术的一项重要进展。
锁相环是一个相位反馈控制系统，最大特点是可以不用电感线圈，实现对输入信号频率和相位的自动跟踪。
由于锁相环路易于集成化，是继运放以后的又一用途广泛的集成电路。
此外数字集成化电路对扩大锁相环路的功能和提高锁相环性能有很多帮助，在数字式频率合成器中被大量采用，是模拟技术和数字技术相结合的优秀典型。
锁相环路中若鉴相器采用数字鉴相器，就称为数字式锁相环路。
数字式锁相环路的工作频率范围宽，若其VCO采用R C振荡器，则工作频率最低可达几赫兹。
常用的数字锁相环路有：CD4046，MC145152，MC145156。
CD4046锁相环采用的是R C型压控振荡器，必须外接电容Ct和电阻R3作为充放电元件。
当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R4。
由于VCO是一个电流控制振荡器，对定时电容Ct的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。
当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。
VCO振荡频率的范围由R3、R4和Ct决定。
由于它的充电和放电都由同一个电容Ct完成，故它的输出波形是对称方波。
一般规定CD4046的最高频率为1.2MHz(VDD=15V)，若VDD<15V，则fmax要降低一些。
CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV 左右的微弱输入信号变成方波或脉冲信号送至两鉴相器。
源跟踪器是增益为1的放大器，VCO 的输出电压经源跟踪器至10脚作FM 解调用。
齐纳二极管可单独使用，其稳压值为5V ，若与TTL 电路匹配时，可用作辅助电源。
环路相位模型如图2-2。
图2-2 环路相位模型2．4 CD4046的介绍CD4046的引脚排列，采用16脚双列直插式，其管脚排列如图2-3所示。
1脚：相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚：相位比较器Ⅰ的输出端。
3脚：比较信号输入端。
4脚：压控振荡器输出端。
5脚：禁止端，高电平时禁止，低电平时允许压控振荡器工作。
7脚：外接振荡电容。
16脚：电源的负端和正端。
9脚：压控振荡器的控制端。
10脚：解调输出端，用于FM 解调。
12脚：外接振荡电阻。
13脚：相位比较器Ⅱ的输出端。
14脚：信号输入端。
15脚：内部独立的齐纳稳压管负极。
)t图2-3 CD4046引脚图2．5 CD4046工作原理如图2-4输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。
VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。
图2-4 CD4046工作原理2．6 CD4046典型应用电路图2-5是用CD4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。
振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻R1阻值即可调整振荡器振荡频率，振荡方波信号从4脚输出。
按图示数值，振荡频率变化范围在20Hz至2kHz。
图2-5 CD4046的VCO方波发生器图2-6是CD4046锁相环用于调频信号的解调电路。
如果由载频为10kHz组成的调频信号，用400Hz音频信号调制，假如调频信号的总振幅小于400mV时，用CD4046时则应经放大器放大后用交流耦合到锁相环的14脚输入端环路的相位比较器采用比较器Ⅰ，因为需要锁相环系统中的中心频率f0等于调频信号的载频，这样会引起压控振荡器输出与输入信号输入间产生不同的相位差，从而在压控振荡器输入端产生与输入信号频率变化相应的电压变化，这个电压变化经源跟随器隔离后在压控振荡器的解调输出端10脚输出解调信号。
