下载文档原格式
目录一、设计和制作任务 (2)二、主要技术指标 (2)三、确定电路组成方案 (2)四、设计方法 (3)（一）、振荡源的设计 (3)（二）、N分频的设计 (3)（三）、1KHZ标准信号源设计（即M分频的设计） (4)五、锁相环参数设计 (5)六、参考文献 (6)附录：各芯片的管脚图 (6)锁相环CD4046设计频率合成器内容摘要：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
关键词：频率合成器CD4046一、设计和制作任务1．确定电路形式，画出电路图。
2．计算电路元件参数并选取元件。
3．组装焊接电路。
4．调试并测量电路性能。
5. 写出课程设计报告书二、主要技术指标1．频率步进 1kHz2．频率稳定度f ≤1KHz3．电源电压 Vcc=5V三、确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。
四、设计方法（一）、振荡源的设计用CMOS与非门和1M晶体组成1MHz振荡器，如图14。
课程报告题目简易频率合成器学生姓名*******学号20102321043院系滨江学院电子工程系专业电子科学与技术指导教师赵静班级______(1)_班_______ 二Ｏ一三年六月十二日一、 设计和制作任务1、输出信号的频率范围：1kHz-99kHz2、步进频率：1Khz3、锁相环电路有LED 灯做稳定指示4、输出电平为方波二、 实验原理图2-1 总体电路设计框图1、CD4046 锁相环电路设计(1)、锁相环基本组成锁相环通常由鉴相器（PD ）、环路滤波器（LF ）和压控振荡器（VCO ）三部分组成，锁相环组成的原理框图如图2-2所示。
锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD （t ）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC （t ），对振荡器输出信号的频率实施控制。
图2-1-1锁相环原理图基准信号（1kHz)鉴相器LPF 压控振荡器(VCO)可编程分频器(÷N)拨动开关f R'Rf CD4046(2)、鉴相器（PD）锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图2—1—2所示。
图2-1-2 鉴相器(3)、压控振荡器（VCO）指输出频率与输入控制电压有对应关系的振荡电路(VCO)，频率是输入信号电压的函数的振荡器VCO，振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。
(4)、低通滤波器让某一频率以下的信号分量通过，而对该频率以上的信号分量大大抑制的电容、电感与电阻等器件的组合装置。
(5)、锁相环电路的工作原理鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。
锁相频率合成器实验设计一、实验目的了解锁相环的原理及应用了解分频器的原理及应用学会设计锁相频率合成器二、实验器材数字合成信号发生器SG1005、数字双踪示波器DS5062M三、实验原理锁相环电路是用于生成与输入信号相位同步的新的信号电路,它用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。
或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。
由于锁定情形下（即完成捕捉后）,该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差,所以很形象地称其为锁相器。
而一般情形下,这种锁相环的三个组成部分和相应的运作机理是：1、鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度;2 、压控振荡器：就是用输入的直流信号控制振荡频率，它是一种可变频率振荡器。
3 、环路滤波器：是将鉴相器输出含有纹波的直流信号平均化，将此变换为交流成分少的直流信号的低通滤波器。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图1所示。
压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小CO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
摘要频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。
本文系统地阐述了锁相环频率合成器的基本工作原理，较深入地分析了锁相环路的组成和工作过程，建立其相位模型以及动态方程，并且对环路滤波器和各组成部分进行了详细的分析。
在此基础上，针对CD4046系统的技术特点，以集成数字锁相芯片为核心精心设计了频率合成电路，构成了多频点输出频率合成器。
为了改善环路的捕获性能，进一步抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压的不纯而引起的寄生输出以及其他各种杂散噪声，对环路滤波器进行了重点设计，合理选择和计算了环路的参数，进而使得集成锁相环频率合成电路的功能得到了充分发挥，为CD4046系统提供了良好的本振源。
关键词：频率合成器锁相环路CD4046目录引言 (3)第一章频率合成基本原理 (4)1．1 频率合成的概念 (4)1．2 频率合成器的主要技术指标 (5)1．3 锁相频率合成器 (5)第二章锁相环路的基本工作原理和CD4046的介绍 (6)2．1 锁相环路的工作原理 (6)2．2 锁相环路各组成部分的作用 (6)2．3 数字式锁相环路CD4046 (7)2．4 CD4046的介绍 (8)2．5 CD4046工作原理 (9)2．6 CD4046典型应用电路 (9)第三章频率合成器的设计与制作 (11)3．1 实验的设计指标和要求 (11)3．2 设计步骤 (11)3．3 设计电路图 (12)3．4 电路板制作 (12)总结 (14)参考文献 (15)引言频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
频率合成在通信、雷达、测控、仪器仪表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式。
前两种属于开环系统，具有频率转换时间短，分辨率较高等优点。
基于4046的频率合成器设计目录一、内容摘要 (2)二、设计目的 (2)三、主要参数指标 (2)四、总体方案及原理 (2)五、各模块设计方法 (3)A．振荡源模块设计 (3)B. M分频电路模块设计 (3)C．N分频模块的设计 (4)D. 锁相环模块设计 (5)六、调试方法 (8)七、测试结果 (8)八、结果分析 (8)九、参考文献 (9)一、内容摘要频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器。
实际的频率合成设备有：直接频率合成，即DDS技术；锁相环频率合成技术，即PLL；DDS+PLL技术。
频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中应用广泛。
本设计是基于CD4046的PLL频率合成器。
由振荡源输出一个精准度很高的频率为本次设计提供一个高精准、高稳定度的100Hz参考频率。
通过N 分频电路和CD4046锁相环实现在一定范围内基于100Hz步进的任意频率的合成。
二、设计目的运用本学期集成电路的知识设计一个基于4046的频率合成器，在设计、制作和调试过程中，熟练掌握和运用4046锁相环集成芯片的使用。
三、主要参数指标1.频率合成器范围：800KHz——900KHz2.步进：100Hz四、总体方案及原理整个设计如图所示分成四个模块，振荡产生模块、M分频模块、锁相环模块和N分频模块。
由振荡源及固定M分频产生精准的100Hz基准频率；由减法计数器配合拨码开关产生0——9999的任意N分频电路。
工作时，基准100Hz和通过N 分频电路产生的100Hz经过锁相环的相位比较器产生相位差，并将此相位差线性的转换成电压幅度。
这个电压经过低通滤波器后控制VCO振荡，通过N分频反馈电路继续上述步骤直到基准100Hz和N分频产生的100Hz达到一个固定的相位差后不再改变。
此时，经过N分频产生的100Hz频率就与基准100Hz严格一致了，VCO输出端就产生了精准的100NHz的频率。
cd4046原理CD4046是一种常用的集成电路，用于频率锁定环路和相位比较器。
它由一个VCO（Voltage Controlled Oscillator）和两个相位比较器组成。
我们来了解一下CD4046的基本原理。
CD4046是一种锁相环（PLL）电路，它可将输入信号锁定在特定的频率上。
PLL是一种负反馈控制系统，它通过调整输出信号的相位和频率来与输入信号保持一致。
CD4046的输入信号经过一个相位比较器与VCO的输出信号进行比较，然后通过一个滤波器对比较结果进行平滑处理，最后输出给VCO进行频率调整。
CD4046中的相位比较器有两个，分别为相位比较器1和相位比较器2。
相位比较器1用于锁定输入信号的相位，相位比较器2用于锁定输入信号的频率。
相位比较器1的输出信号经过一个低通滤波器来获得一个平均值，然后输入给VCO进行频率调整。
相位比较器2的输出信号则直接输入给VCO进行相位调整。
CD4046中的VCO是一个电压控制的振荡器，它的频率可以通过控制输入信号的电压来调整。
VCO的输出信号经过一个分频器后又反馈给相位比较器1和相位比较器2，形成一个闭环控制系统。
当输入信号的频率与VCO的输出频率不一致时，相位比较器1和相位比较器2会产生不同的输出信号，通过调整VCO的频率和相位，使得两个输入信号保持一致。
CD4046的频率锁定环路具有很多应用。
一种常见的应用是频率合成器，它可以将一个稳定的参考信号通过CD4046锁定在所需的频率上，用于无线电调谐器和通信系统中。
另一种应用是相位比较器，它可以用于数字通信系统中的时钟恢复和数据同步。
总结一下，CD4046是一种用于频率锁定环路和相位比较器的集成电路，它通过相位比较器和VCO的组合来实现输入信号的锁定。
CD4046广泛应用于无线电调谐器、通信系统和数字通信系统等领域。
通过对CD4046的深入了解，我们可以更好地理解和应用这一集成电路。
实验11 锁相调频与鉴频实验一、实验目的1.掌握锁相环的基本概念。
2.了解集成电路CD4046的内部结构和工作原理。
3.掌握由集成锁相环电路组成的频率调制电路/解调电路的工作原理。
二、预习要求1.复习反馈控制电路的相关知识。
2.锁相环路的工作原理。
三、实验仪器1.高频信号发生器2.频率计3.双踪示波器4.万用表5.实验板GPMK8四、锁相环的构成和基本原理（1）锁相环的基本组成图11-1是锁相环的基本组成方框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。
图11-1 锁相环的基本组成① 压控振荡器（VCO ）VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压。
所谓压控振荡器就是振荡频率受输入电压控制的振荡器。
② 鉴相器（PD ）PD 是一个相位比较器，用来检测输出信号0V （t ）与输入信号i V （t ）之间的相位差θ (t)，并把θ(t)转化为电压)(t V d 输出，)(t V d 称为误差电压，通常)(t V d 作为一直流分量或一低频交流量。
③ 环路滤波器（LF ）LF 作为一低通滤波电路，其作用是滤除因PD 的非线性而在)(t V d 中产生的无用组合频率分量及干扰，产生一个只反映θ(t)大小的控制信号)(t V C 。
4046锁相环芯片包含鉴相器（相位比较器）和压控振荡器两部分，而环路滤波器由外接阻容元件构成。
（2）锁相环锁相原理锁相环是一种以消除频率误差为目的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差。
按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使)(t V O 与)(t V i 的相位差θ(t)发生变化，该相位差经过PD 转换成误差电压)(t V d 。
此误差电压经过LF 滤波后得到)(t V c ，由)(t V c 去改变VCO 的振荡频率，使其趋近于输入信号的频率，最后达到相等。
cd4046构成的fsk调制解调电路全文共四篇示例，供读者参考第一篇示例：CD4046是一种集成电路，常用于FSK调制和解调电路中。
FSK （Frequency Shift Keying）调制技术是一种数字调制技术，通过改变信号的频率来携带数字信息。
在通信系统中，FSK调制技术被广泛应用于数据传输和调频调制解调。
本文将详细介绍CD4046构成的FSK 调制解调电路的原理和应用。
一、CD4046简介CD4046是一种集成数字数字锁相环PLL（Phase Locked Loop）电路，由德州仪器公司生产。
它由一个相位比较器、一个VCO （Voltage Controlled Oscillator）和一个低通滤波器组成。
CD4046可以将输入信号的频率与VCO的频率进行比较，并自动调节VCO的频率，使得输入信号与VCO的频率同步。
这种锁相环的原理可以用于FSK调制和解调电路中。
二、FSK调制解调电路原理1. FSK调制原理：在FSK调制中，输入的数字信号被转换成两种不同频率的信号，并分别控制两个不同频率的载波信号。
这两种载波信号通过一个开关切换器，使得输出信号在两种频率之间切换，从而携带数字信息。
2. FSK解调原理：在FSK解调中，接收到的信号经过解调器解调，得到两种不同频率的信号。
这两种信号再经过一个比较器比较，得到解调后的数字信号。
CD4046通过其内部的相位比较器和VCO实现了FSK调制解调电路。
其电路连接如下：1. 输入信号经过一个低通滤波器，去除噪声和高频成分，然后输入到CD4046的相位比较器。
2. CD4046的VCO的频率由输入信号的频率控制，当输入信号的频率高于VCO的频率时，VCO的频率会增加；反之，当输入信号的频率低于VCO的频率时，VCO的频率会减小。
3. CD4046的输出信号通过一个比较器进行信号处理，得到FSK调制或解调后的数字信号。
1. 数据传输：FSK调制技术可以将数字信号转换成模拟信号进行传输，提高数据传输效率和可靠性。
摘要频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。
本文系统地阐述了锁相环频率合成器的基本工作原理，较深入地分析了锁相环路的组成和工作过程，建立其相位模型以及动态方程，并且对环路滤波器和各组成部分进行了详细的分析。
在此基础上，针对CD4046系统的技术特点，以集成数字锁相芯片为核心精心设计了频率合成电路，构成了多频点输出频率合成器。
为了改善环路的捕获性能，进一步抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压的不纯而引起的寄生输出以及其他各种杂散噪声，对环路滤波器进行了重点设计，合理选择和计算了环路的参数，进而使得集成锁相环频率合成电路的功能得到了充分发挥，为CD4046系统提供了良好的本振源。
关键词：频率合成器锁相环路CD4046目录引言 (1)第一章频率合成基本原理 (2)1．1 频率合成的概念 (2)1．2 频率合成器的主要技术指标 (2)1．3 锁相频率合成器 (3)第二章锁相环路的基本工作原理和CD4046的介绍 (4)2．1 锁相环路的工作原理 (4)2．2 锁相环路各组成部分的作用 (4)2．3 数字式锁相环路CD4046 (5)2．4 CD4046的介绍 (6)2．5 CD4046工作原理 (7)2．6 CD4046典型应用电路 (7)第三章频率合成器的设计与制作 (9)3．1 实验的设计指标和要求 (9)3．2 设计步骤 (9)3．3 设计电路图 (10)3．4 电路板制作 (10)总结 (12)参考文献 (13)引言频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。
频率合成在通信、雷达、测控、仪器仪表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式。
前两种属于开环系统，具有频率转换时间短，分辨率较高等优点。
通信专业课程设计——基于锁相环的频率合成器的设计设计报告姓名：**班级：通信工程2班学号：**********指导老师：粟建新目录一、设计和制作任务 (3)二、主要技术指标 (3)三、确定电路组成方案 (3)四、设计方法 (4)（一）、振荡源的设计 (4)（二）、N分频的设计 (4)（三）、1KHZ标准信号源设计（即M分频的设计） (5)五、锁相环参数设计 (6)六、电路板制作 (7)七、调试步骤 (8)八、实验小结 (8)九、心得体会 (9)十、参考文献 (9)附录：各芯片的管脚图 (10)锁相环CD4046设计频率合成器内容摘要：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
关键词：频率合成器CD4046一、设计和制作任务1．确定电路形式，画出电路图。
2．计算电路元件参数并选取元件。
3．组装焊接电路。
4．调试并测量电路性能。
5．写出课程设计报告书二、主要技术指标1．频率步进 1kHz2．频率稳定度f ≤1KHz3．电源电压 Vcc=5V三、确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。
四、设计方法（一）、振荡源的设计用CMOS与非门和1M晶体组成1MHz振荡器，如图14。
图中Rf 使F1工作于线性放大区。
晶体的等效电感，C1、C2构成谐振回路。
C1、C2可利用器件的分布电容不另接。
F1、F2、F3使用CD4049。
（二）、N分频的设计方案一：用一片CD4017作分频器组成2-9KHZ频率合成器。
4017构成二、三，┅九等分频器，将上述4017组成的分频器代入图15中的1/N分频器，就组成2——9KHZ频率合成器。
方案二：单片CD4522频率合成器构成1-9kHz变化。
CD4522是可预置数的二一十进制1/N减计数器。
其引脚见附录。
其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1Cr(10) =1时，计数器清零。
单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。
4个100K电阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。
工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。
这时由于CF（13）=1，所以QC（12）=1，也即PE（3）=1又恢复到开始状态，开始一个新的循环。
很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。
用改图电路代替上图中4017部分，组成1－9KHz频率合成器方案三：用三片4522组成1——999HHZ频率合成器如下图，最终应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少KHz。
图3 1——999HHZ频率合成器方案比较：虽然三个方案都能实现频率合成器，方案一和方案二差不多，原理简单，结构清晰，但是最终频率只能实现1-9kHz，而方案三虽然原理和结构上都比较复杂，但是可以达到1-999KHz的频率变化，所以选择方案三。
（三）、1KHZ标准信号源设计（即M分频的设计）根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器，这样就可把1MHz的晶振信号变成1KHz的标准信号。
如下图所示：通过前面的分析可以得到总体的设计电路图如下：五、锁相环参数设计本设计中，M固定，N可变。
基准频率f’1定为1KHz，改变N值，使N=1~999，则可产生f2=1KHz—999KHz的频率范围。
锁相环锁存范围：fmax=1M~1.1MHzfmin=100~1KHz则fmax/fmin=1K~11K使用相位比较器PC21）若R2≠∞，则由fmax/fmin=1K-11K由右图大概确定R2/R1的值约为（1-10）K选定R1=10KΩ,可得R2=（100-500）KΩ。
选定Vdd=5-10v,参照右图与fmin=100~1kHz可求出C1=2*10-4uF2）若R2=∞，由fo=fmax/2=500KHz,参照图5并选定Vdd=5~10v，可得C1=1.5*10-4~2*10-4uF又2fc=fmax+fmin=(1000.1~1001)kHz,2fl=fmax-fmin=(999~999.9)kHz,T1=R3*C2 最终算出R3*C2=2π*fl/(2πfc)2 =0.318uF令R3=10KΩ，则C2≈31.8pF六、电路板制作在制作电路板之前，要先对整个电路结构及其在万用板的布局进行分析，然后画出实际的布线图。
在焊电路板之前，应该要做一些准备工作，把各个元器件和工具都准备好，很重要的一点就是要选择一块比较新的万用板，这样在焊接过程中比较好焊，容易使锡粘到铜圈上。
由于要产生1KHz-999KHz的较高频率，所以在焊接电路时要尽量使各个器件都贴在万用板上，减小各个器件的引脚，从而降低对电路的影响。
为了使整个电路在外观上更加的美观和稳定，所以在焊接时全部用锡来作为导线连接，如果稍微连错的话就不好改，所以在焊接时要非常的认真。
焊接结果如下图所示：七、调试步骤测试4046本身的振动频率八、实验小结在做实验过程中碰到一下几个问题：1、开始时，输出一直没有信号首先我先检查了振荡源，M分频，N分频及锁相环模块，先确定是那个模块出了问题。
检查结果发现振荡源不起振，经过认真检查了电路，后来发现原来是自己没有认真阅读芯片资料，CD4049的电源是接1脚的，而我把电源给接16脚了。
2、振荡源起振后，输出仍然没有信号1）检查M分频，用示波器观察4518各级分频器的输出信号，输出结果为1KHz，显然M分频模块正常工作。
2）检查锁相环部分，断开4046的鉴相器输入端（3）脚和4522的连线，让4046的（3）、（4）脚短接，即不分频。
4046的（14）脚输入几KHz～几百KHz的CMOS信号，4046的（4）脚输出信号能跟踪（14）脚输入信号，所以锁相部分也正常。
3）检查N分频，用函发源直接给4522的输入端输入100kHZ信号，把拨码盘拨为100，观察输出信号是否为1KHz，结果发现没有输出信号，可以判断问题是出在N分频部分，然后搭成单级电路的方法检查每片4522是否正常，再接成级联的，拨盘开关置为100多，用示波器可以观察到分频器的输入、输出波形。
3、输出波形不是方波当输入频率较小时，输出是一个比较好的方波信号，如果输出频率达到400KHz以上时，就会发现输出信号的边沿不够陡峭，为了解决这个问题，我在输出端在接了一个斯密特触发器74HC14，起到整形的效果。
4、当频率到700KHz以上时，发现频率偏差范围就比较大，为了使能够调节，我通过一个定值电阻和电位器来作为锁相环的R1和R2。
5、为什么当频率为900KHz以上时，4046的3引脚频率不能测到1KHz？我想原因应该有多种可能，一种是可能锁相环的锁定范围不能达到900KHz，但是4脚的输出频率为909.1KHz，从这个可以看出应该还是在锁相环的锁定范围的；另一种可能就是N分频的问题，当输入为100分频时，3脚可以测出1.012KHz，但是占空比已经是非常小的了，从示波器上只能看到一条线，当输入为900时，3脚信号的占空比更小了，示波器可能测不出来。
九、心得体会通过本次实验，使自己对锁相环的工作原理及其应用有了较深的理解，锁相环应用愈广，锁相环是在无线电发射中使频率较为稳定的一种方法。
例如为相干解调提取参考载波、建立位同步等，也可以用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。
很重要的一点是，通过实验提高了发现问题，运用理论知识解决实际问题的能力。
通过调试来发现自己的错误并分析及排除这些故障，结合自己在实验过程中碰到的问题，我觉得在调试过程中应该注意以下几点：A、调试时应该分模块进行调试，每个模块都测试成功之后再测试整体，这样可以更好的检查出问题所在。
就比如这次实验，刚开始时，晶振不起振，这时我就用函发直接输入一个1MHz的频率作为频率源，检测M分频的输出是否正常，同样的做法来判断N分频是否正常。
B、要学会从检测结果中分析出是那些出来问题。
比如在检测M分频过程中，发现第二片的4518输入为10KHz，但是输出没有信号，由此可以看出问题出在第二片的4518，我先检查了这块芯片的连线图是否正确，发现没有错误，可能是芯片出了问题，更换芯片后发现M分频正常工作，输出为1KHz。
十、参考文献[1]罗国新.CMOS集成电路电路应用设计[M].福州：福建科学技术出版设，2004.10附录：各芯片的管脚图（a）4017 （b）4522（c）4049 （d）4518。
