PHOTO工艺

半导体photo工艺嘿，朋友们！今天咱们来聊聊半导体的 photo 工艺，这可是个相当有趣又神奇的领域。

您想想，半导体就像是一座精巧复杂的城堡，而 photo 工艺呢，就是搭建这座城堡的关键魔法。

在半导体的世界里，photo 工艺就像是一位超级细致的画师，在微小的芯片表面精心描绘出复杂而精确的图案。

这可不是随便涂涂画画就能行的，得像绣花一样，一针一线都不能错。

比如说光刻这一步，那简直就是在和微观世界的小魔鬼们斗智斗勇。

光刻胶就像是一层保护壳，可它又得乖乖听紫外线的指挥，让需要的地方曝光，不需要的地方躲起来。

这就好比在战场上，士兵们得听从将军的指挥，该冲锋的冲锋，该隐蔽的隐蔽，稍有差错可就全盘皆输啦！还有显影这一环节，就像是冲洗照片，把隐藏在光刻胶里的秘密一点点揭示出来。

这个过程可得小心翼翼，不然图案模糊了，整个芯片就可能变成废品。

您说这多让人揪心啊！在半导体 photo 工艺中，每一步都像是走钢丝，稍有不慎，之前的努力就可能付诸东流。

就像盖房子，地基没打好，上面再漂亮也白搭。

再说说设备吧，那些光刻机之类的大家伙，个个都是宝贝疙瘩。

操作它们的工程师，那得有一双超级稳定的手和一颗超级敏锐的心。

而且啊，这 photo 工艺还得不断创新和进步。

为啥？因为半导体的需求越来越高，就像我们对美食的口味越来越挑剔一样。

如果不进步，那可就要被淘汰喽！总之，半导体 photo 工艺可不是闹着玩的，它需要高度的精准、细心和创新。

只有这样，才能在这个微小而又神奇的世界里创造出真正的奇迹。

您说是不是这个理儿？。

黄光PHOTO制程问答2009-11-27 17:11PHOTO 流程?答：上光阻→曝光→显影→显影后检查→CD量测→Overlay量测何为光阻？其功能为何？其分为哪两种？答：Photoresist(光阻).是一种感光的物质，其作用是将Pattern从光罩(Reticle)上传递到Wafer上的一种介质。

其分为正光阻和负光阻。

何为正光阻?答：正光阻，是光阻的一种，这种光阻的特性是将其曝光之后，感光部分的性质会改变，并在之后的显影过程中被曝光的部分被去除。

何为负光阻?答：负光阻也是光阻的一种类型，将其曝光之后，感光部分的性质被改变，但是这种光阻的特性与正光阻的特性刚好相反，其感光部分在将来的显影过程中会被留下，而没有被感光的部分则被显影过程去除。

什幺是曝光？什幺是显影？答：曝光就是通过光照射光阻，使其感光；显影就是将曝光完成后的图形处理，以将图形清晰的显现出来的过程。

何谓 Photo?答：Photo=Photolithgraphy,光刻，将图形从光罩上成象到光阻上的过程。

Photo主要流程为何?答：Photo的流程分为前处理，上光阻，Soft Bake, 曝光，PEB，显影，Hard Bake 等。

何谓PHOTO区之前处理?答：在Wafer上涂布光阻之前，需要先对Wafer表面进行一系列的处理工作，以使光阻能在后面的涂布过程中能够被更可靠的涂布。

前处理主要包括Bake，HDMS 等过程。

其中通过Bake将Wafer表面吸收的水分去除，然后进行HDMS工作，以使Wafer表面更容易与光阻结合。

何谓上光阻?答：上光阻是为了在Wafer表面得到厚度均匀的光阻薄膜。

光阻通过喷嘴（Nozzle）被喷涂在高速旋转的Wafer表面，并在离心力的作用下被均匀的涂布在Wafer的表面。

何谓Soft Bake?答：上完光阻之后，要进行Soft Bake，其主要目的是通过Soft Bake将光阻中的溶剂蒸发，并控制光阻的敏感度和将来的线宽，同时也将光阻中的残余内应力释放。

光刻工艺介绍一、定义与简介光刻是所有四个基本工艺中最关键的，也就是被称为大家熟知的photo，lithography，photomasking, masking, 或microlithography。

在晶圆的制造过程中，晶体三极管、二极管、电容、电阻和金属层的各种物理部件在晶圆表面或表层内构成，这些部件是预先做在一块或者数块光罩上，并且结合生成薄膜，通过光刻工艺过程，去除特定部分，最终在晶圆上保留特征图形的部分。

光刻其实就是高科技版本的照相术，只不过是在难以置信的微小尺寸下完成，现在先进的硅12英寸生产线已经做到22nm，我们这条线的目标6英寸砷化镓片上做到0.11um。

光刻生产的目标是根据电路设计的要求，生成尺寸精确的特征图形，并且在晶圆表面的位置正确且与其它部件的关联正确。

二、光刻工艺流程介绍光刻与照相类似，其工艺流程也类似：实际上，普通光刻工艺流程包括下面的流程：1)Substrate Pretreatment 即预处理，目的是改变晶圆表面的性质，使其能和光刻胶（PR）粘连牢固。

主要方法就是涂HMDS，在密闭腔体内晶圆下面加热到120℃，上面用喷入氮气加压的雾状HMDS，使得HMDS和晶圆表面的-OH健发生反应已除去水汽和亲水健结构，反应充分后在23℃冷板上降温。

该方法效果远比传统的热板加热除湿好。

2)Spin coat即旋转涂光刻胶，用旋转涂布法能提高光刻胶薄膜的均匀性与稳定性。

光刻胶中主要物质有树脂、溶剂、感光剂和其它添加剂，感光剂在光照下会迅速反应。

一般设备的稳定工作最高转速不超过4000rpm，而最好的工作转速在2000～3000rpm。

3)Soft Bake(Pre-bake)即软烘，目的是除去光刻胶中溶剂。

一般是在90℃的热板中完成。

4)Exposure即曝光，这也是光刻工艺中最为重要的一步，就是用紫外线把光罩上的图形成像到晶圆表面，从而把光罩上面的图形转移到晶圆表面上的光刻胶中。

半导体种photo shot的概念
在半导体制造中，"photo shot"是指使用光照射来激活或控制半导体材料的工艺步骤。

在光刻工艺中，"photo shot"是指使用光刻机将设计好的芯片图形转移到光刻胶上的一次光照操作。

在这个过程中，光刻机会使用紫外线或其他光源照射光刻胶，并通过光掩膜来控制光的传播和形状。

"photo shot"工艺步骤通常包括以下几个主要步骤：
1. 准备光刻胶和光刻掩膜：将光刻胶覆盖在半导体晶圆表面，然后将设计好的光刻掩膜放置在光刻胶上。

2. 对准和照射：将光刻机对准光刻胶和光刻掩膜的位置，并使用光照射光刻胶。

光照射的方式通常会根据光刻胶的特定要求进行调整，例如使用紫外线或其他特定波长的光照射。

3. 显影：在光照射完毕后，需要进行显影步骤以去除被光照射的部分光刻胶。

显影液会将暴露于光的部分胶层溶解掉，留下所需的图案。

4. 清洗和检查：最后，剩余的光刻胶会被清洗掉，然后对半导体晶圆进行检查，确保图案的正确传输和质量。

通过光刻和相应的photo shot工艺步骤，可以在半导体器件制
造中精确地定义微小尺寸的图案和结构，从而实现集成电路的功能。

之阿布丰王创作1. 何谓PIE? PIE的主要工作是什幺?答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部份的资源, 对工艺继续进行改善, 确保产物的良率（yield）稳定良好.2. 200mm,300mm Wafer 代表何意义?答：8吋硅片(wafer)直径为 200mm , 直径为300mm硅片即12吋.3. 目前中芯国际现有的三个工厂采纳几多mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采纳几多mm的wafer工艺？答：以后1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um工艺.未来北京厂工艺wafer将使用300mm(12英寸).4. 我们为何需要300mm?答：wafer size 变年夜,单一wafer 上的芯片数(chip)变多,单元本钱降低 200→300 面积增加 2.25倍,芯片数目约增加 2.5倍5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？答：是指工厂的工艺能力可以到达0.13 um的栅极线宽.当栅极的线宽做的越小时,整个器件就可以变的越小,工作速度也越快.6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？答：栅极线的宽（该尺寸的年夜小代表半导体工艺水平的高低）做的越小时,工艺的难度便相对提高.从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升.7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓N, P-type wafer?答：N-type wafer 是指搀杂 negative元素(5价电荷元素,例如：P、As)的硅片, P-type 的wafer 是指搀杂positive 元素(3价电荷元素, 例如：B、In)的硅片.8. 工厂中硅片（wafer）的制造过程可分哪几个工艺过程(module)？答：主要有四个部份：DIFF（扩散）、TF(薄膜)、PHOTO（光刻）、ETCH（刻蚀）.其中DIFF又包括FURNACE(炉管)、WET(湿刻)、IMP(离子注入)、RTP(快速热处置).TF包括PVD(物理气相淀积)、CVD(化学气相淀积) 、CMP(化学机械研磨).硅片的制造就是依据客户的要求,不竭的在分歧工艺过程（module）间重复进行的生产过程,最后再利用电性的测试,确保产物良好.9. 一般硅片的制造常以几P几M 及光罩层数(mask layer)来代表硅片工艺的时间长短,请问几P几M及光罩层数(mask layer)代表什幺意义？答：几P几M代表硅片的制造有几层的Poly(多晶硅)和几层的metal(金属导线).一般0.15um 的逻辑产物为1P6M( 1层的Poly和6层的metal).而光罩层数（mask layer）代表硅片的制造必需经过几次的PHOTO （光刻）.10. Wafer下线的第一道步伐是形成start oxide 和zero layer? 其中start oxide 的目的是为何？答：①不希望有机成份的光刻胶直接碰触Si 概况.②在laser刻号过程中,亦可防止被发生的粉尘污染.11. 为何需要zero layer?答：芯片的工艺由许多分歧条理仓库而成的, 各条理之间以zero layer当作瞄准的基准.12. Laser mark是什幺用途? Wafer ID 又代表什幺意义?答：Laser mark 是用来刻wafer ID, Wafer ID 就如同硅片的身份证一样,一个ID代表一片硅片的身份.13. 一般硅片的制造(wafer process)过程包括哪些主要部份？答：①前段（frontend）-元器件(device)的制造过程.②后段（backend）-金属导线的连接及护层（passivation）14. 前段（frontend）的工艺年夜致可区分为那些部份?答：①STI的形成(界说AA区域及器件间的隔离)②阱区离子注入（well implant）用以调整电性③栅极(poly gate)的形成④源/漏极（source/drain）的形成⑤硅化物(salicide)的形成15. STI 是什幺的缩写? 为何需要STI?答：STI: Shallow Trench Isolation(浅沟道隔离),STI可以当作两个组件（device）间的阻隔, 防止两个组件间的短路.16. AA 是哪两个字的缩写? 简单说明 AA 的用途?答：Active Area, 即有源区,是用来建立晶体管主体的位置所在,在其上形成源、漏和栅极.两个AA区之间即是以STI来做隔离的.17. 在STI的刻蚀工艺过程中,要注意哪些工艺参数？答：①STI etch（刻蚀）的角度；②STI etch 的深度；③STI etch 后的CD尺寸年夜小控制. (CD control, CD=critical dimension) 18. 在STI 的形成步伐中有一道liner oxide （线形氧化层）, liner oxide 的特性功能为何？答：Liner oxide 为1100C, 120 min 高温炉管形成的氧化层,其功能为：①修补进STI etch 造成的基材损伤；②将STI etch 造成的etch 尖角给于圆化( corner rounding).19. 一般的阱区离子注入调整电性可分为那三道步伐? 功能为何？答：阱区离子注入调整是利用离子注入的方法在硅片上形成所需要的组件电子特性,一般包括下面几道步伐：①Well Implant ：形成N,P 阱区；②Channel Implant：防止源/漏极间的漏电；③Vt Implant：调整Vt（阈值电压）.20. 一般的离子注入条理（Implant layer）工艺制造可分为那几道步伐?答：一般包括下面几道步伐：①光刻(Photo)及图形的形成；②离子注入调整；③离子注入完后的ash (plasma(等离子体)清洗)④光刻胶去除（PR strip）21. Poly（多晶硅）栅极形成的步伐年夜致可分为那些?答：①Gate oxide(栅极氧化层)的堆积；②Poly film的堆积及SiON(在光刻中作为抗反射层的物质)的堆积）；③Poly 图形的形成(Photo)；④Poly及SiON的Etch；⑤Etch完后的ash( plasma(等离子体)清洗)及光刻胶去除（PR strip）；⑥Poly的Re-oxidation（二次氧化）.22. Poly（多晶硅）栅极的刻蚀(etch)要注意哪些处所？答：①Poly 的CD(尺寸年夜小控制；②防止Gate oxie 被蚀刻失落,造成基材（substrate）受损.23. 何谓Gate oxide (栅极氧化层)?答：用来当器件的介电层,利用分歧厚度的 gate oxide ,可调节栅极电压对分歧器件进行开关24. 源/漏极(source/drain)的形成步伐可分为那些?答：①LDD的离子注入（Implant）；②Spacer的形成；③N+/P+IMP高浓度源/漏极(S/D)注入及快速热处置(RTA：Rapid Thermal Anneal).25. LDD是什幺的缩写? 用途为何?答：LDD: Lightly Doped Drain. LDD是使用较低浓度的源/漏极, 以防止组件发生热载子效应的一项工艺.26. 何谓 Hot carrier effect (热载流子效应)?答：在线寛小于0.5um以下时, 因为源/漏极间的高浓度所发生的高电场,招致载流子在移动时被加速发生热载子效应, 此热载子效应会对gate oxide造成破坏, 造成组件损伤.27. 何谓Spacer? Spacer蚀刻时要注意哪些处所？答：在栅极(Poly)的两旁用dielectric（介电质）形成的侧壁,主要由Ox/SiN/Ox组成.蚀刻spacer 时要注意其CD年夜小,profile(剖面轮廓),及remain oxide(残留氧化层的厚度) 28. Spacer的主要功能?答：①使高浓度的源/漏极与栅极间发生一段LDD区域;②作为Contact Etch时栅极的呵护层.29. 为何在离子注入后, 需要热处置( Thermal Anneal)的工艺?答：①为恢复经离子注入后造成的芯片概况损伤;②使注入离子扩散至适当的深度;③使注入离子移动到适当的晶格位置.30. SAB是什幺的缩写? 目的为何？答：SAB：Salicide block, 用于呵护硅片概况,在RPO (Resist Protect Oxide) 的呵护下硅片不与其它Ti, Co形成硅化物(salicide) 31. 简单说明SAB工艺的流层中要注意哪些?答：①SAB 光刻后（photo）,刻蚀后(etch)的图案（特别是小块区域）.要确定有完整的包覆（block）住必需被包覆（block）的处所.②remain oxide (残留氧化层的厚度).32. 何谓硅化物( salicide)?答：Si 与 Ti 或 Co 形成 TiSix 或 CoSix, 一般来说是用来降低接触电阻值（Rs, Rc）.33. 硅化物(salicide)的形成步伐主要可分为哪些?答：①Co(或Ti)+TiN的堆积；②第一次RTA（快速热处置）来形成Salicide.③将未反应的Co(Ti)以化学酸去除.④第二次RTA (用来形成Ti的晶相转化, 降低其阻值).34. MOS器件的主要特性是什幺？答：它主要是通过栅极电压（Vg）来控制源,漏极(S/D)之间电流,实现其开关特性.35. 我们一般用哪些参数来评价device的特性？答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一般要求Idsat、Vbk (breakdown)值尽量年夜, Ioff、Rc尽量小,Vt、Rs尽量接近设计值.36. 什幺是Idsat?Idsat 代表什幺意义？答：饱和电流.也就是在栅压(Vg)一按时,源/漏(Source/Drain)之间流动的最年夜电流.37. 在工艺制作过程中哪些工艺可以影响到Idsat?答：Poly CD(多晶硅尺寸)、Gate oxide Thk(栅氧化层厚度)、AA(有源区)宽度、Vt imp.条件、LDD imp.条件、N+/P+ imp. 条件.38. 什幺是Vt? Vt 代表什幺意义？答：阈值电压（Threshold Voltage）,就是发生强反转所需的最小电压.当栅极电压Vg<Vt时, MOS处于关的状态,而Vg〉=Vt时,源/漏之间便发生导电沟道,MOS处于开的状态.39. 在工艺制作过程中哪些工艺可以影响到Vt?答：Poly CD、Gate oxide Thk. (栅氧化层厚度)、AA(有源区)宽度及Vt imp.条件.40. 什幺是Ioff? Ioff小有什幺好处答：关态电流,Vg=0时的源、漏级之间的电流,一般要求此电流值越小越好.Ioff越小, 暗示栅极的控制能力愈好, 可以防止不需要的漏电流(省电).41. 什幺是device breakdown voltage?答：指解体电压（击穿电压）,在Vg=Vs=0时,Vd所能接受的最年夜电压,当Vd年夜于此电压时,源、漏之间形成导电沟道而不受栅压的影响.在器件越做越小的情况下,这种情形会将会越来越严重.42. 何谓ILD? IMD? 其目的为何？答： ILD ：Inter Layer Dielectric, 是用来做device 与第一层metal 的隔离（isolation）,而IMD：Inter Metal Dielectric,是用来做metal 与metal 的隔离（isolation）.要注意ILD及IMD在CMP后的厚度控制.43. 一般介电层ILD的形成由那些条理组成？答：① SiON层堆积(用来防止上层B,P渗入器件)；②BPSG（掺有硼、磷的硅玻璃）层堆积；③PETEOS（等离子体增强正硅酸乙脂）层堆积；最后再经ILD Oxide CMP(SiO2的化学机械研磨)来做平坦化.44. 一般介电层IMD的形成由那些条理组成？答：① SRO层堆积(用来防止上层的氟离子往下渗入器件)；②HDP-FSG（掺有氟离子的硅玻璃）层堆积;③ PE-FSG（等离子体增强,掺有氟离子的硅玻璃）层堆积；使用FSG的目的是用来降低dielectric k值, 减低金属层间的寄生电容. 最后再经IMD Oxide CMP(SiO2的化学机械研磨)来做平坦化.45. 简单说明Contact(CT)的形成步伐有那些?答：Contact是指器件与金属线连接部份,分布在poly、AA上.①Contact的Photo（光刻）；②Contact的Etch及光刻胶去除(ash & PR strip)；③Glue layer（粘合层）的堆积；④CVD W（钨）的堆积⑤W-CMP .46. Glue layer（粘合层）的堆积所处的位置、成份、薄膜堆积方法是什幺？答：因为W较难附着在Salicide上,所以必需先堆积只Glue layer再堆积W Glue layer是为了增强粘合性而加入的一层.主要在salicide与W(CT)、W(VIA)与metal之间, 其成份为Ti和TiN, 分别采纳PVD 和CVD方式制作.47. 为何各金属层之间的连接年夜多都是采纳CVD的W-plug(钨插塞)?答：①因为W有较低的电阻；②W有较佳的step coverage(阶梯覆盖能力).48. 一般金属层(metal layer)的形成工艺是采纳哪种方式?年夜致可分为那些步伐?答：① PVD (物理气相淀积) Metal film 堆积②光刻(Photo)及图形的形成；③ Metal film etch 及plasma(等离子体)清洗（此步驺为连序工艺,在同一个机台内完成,其目的在防止金属腐蚀）④Solvent光刻胶去除.49. Top metal和inter metal的厚度,线宽有何分歧?答：Top metal通常要比inter metal厚很多,0.18um工艺中inter metal为4KA,而top metal要8KA.主要是因为top metal直接与外部电路相接,所接受负载较年夜.一般top metal 的线宽也比inter metal宽些.50. 在量测Contact /Via（是指metal与metal 之间的连接）的接触窗开的好欠好时, 我们是利用什幺电性参数来得知的?答：通过Contact 或Via的 Rc值,Rc值越高,代表接触窗的电阻越年夜, 一般来说我们希望Rc 是越小越好的.51. 什幺是Rc? Rc代表什幺意义？答：接触窗电阻,具体指金属和半导体（contact）或金属和金属(via),在相接触时在节处所形成的电阻,一般要求此电阻越小越好.52. 影响Contact (CT) Rc的主要原因可能有哪些?答：①ILD CMP 的厚度是否异常；②CT 的CD年夜小；③CT 的刻蚀过程是否正常；④接触底材的质量或浓度（Salicide,non-salicide)；⑤CT的glue layer（粘合层）形成；⑥CT的W-plug.53. 在量测Poly/metal导线的特性时, 是利用什幺电性参数得知?答：可由电性量测所得的spacing & Rs 值来暗示导线是否异常.54. 什幺是spacing?如何量测?答：在电性丈量中,给一条线(poly or metal)加一定电压,丈量与此线相邻但不相交的另外一线的电流,此电流越小越好.当电流偏年夜时代表导线间可能发生短路的现象.55. 什幺是Rs?答：片电阻（单元面积、单元长度的电阻）,用来量测导线的导电情况如何.一般可以量测的为 AA(N+,P+), poly & metal.56. 影响Rs有那些工艺?答：①导线line（AA, poly & metal）的尺寸年夜小.(CD=critical dimension)②导线line（poly & metal）的厚度.③导线line (AA, poly & metal) 的自己电导性.（在AA, poly line 时可能为注入离子的剂量有关）57. 一般护层的结构是由哪三层组成?答：① HDP Oxide(高浓度等离子体二氧化硅)②SRO Oxide（Silicon rich oxygen富氧二氧化硅）③SiN Oxide58. 护层的功能是什幺?答：使用oxide或SiN层, 用来呵护下层的线路,以防止与外界的水汽、空气相接触而造成电路损害.59. Alloy 的目的为何?答：① Release 各层间的stress（应力）,形成良好的层与层之间的接触面②降低层与层接触面之间的电阻.60. 工艺流程结束后有一步伐为WAT,其目的为何?答：WAT(wafer acceptance test), 是在工艺流程结束后对芯片做的电性丈量,用来检验各段工艺流程是否符合标准.（前段所讲电学参数Idsat, Ioff, Vt, Vbk(breakdown), Rs, Rc就是在此步伐完成）61. WAT电性测试的主要项目有那些?答：①器件特性测试；②Contact resistant (Rc)；③Sheet resistant (Rs)；④Break down test；⑤电容测试；⑥Isolation (spacing test).62. 什么是WAT Watch系统? 它有什么功能?答：Watch系统提供PIE工程师一个工具, 来针对分歧WAT测试项目,设置分歧的栏住产物及发出Warning警告标准, 能使PIE工程师早期发现工艺上的问题.63. 什么是PCM SPEC?答：PCM (Process control monitor) SPEC广义而言是指芯片制造过程中所有工艺量测项目的规格,狭义而言则是指WAT测试参数的规格.64. 当WAT量测到异常是要如何处置?答：①检查WAT机台是否异常,若有则重测之②利用手念头台Double confirm③检查产物是在工艺流程制作上是否有异常记录④切片检查65. 什么是EN? EN有何功能或用途?答：由CE发出,详记关于某一产物的相关信息(包括Technology ID, Reticle and some split condition ETC….) 或是客户要求的事项 (包括HOLD, Split, Bank, Run to complete, Package….), 根据EN提供信息我们才可以建立Process flow及处置此产物的相关举措.66. PIE工程师每天来公司需要Check哪些项目(开门五件事)?答：① Check MES系统, 观察自己Lot情况②处置in line hold lot.(defect, process, WAT)③分析汇总相关产物in line数据.(raw data & SPC)④分析汇总相关产物CP test结果⑤介入晨会, 汇报相关产物信息67. WAT工程师每天来公司需要Check哪些项目(开门五件事)?答：①检查WAT机台Status②检查及处置WAT hold lot③检查前一天的retest wafer及量测是否有异常④是否有新产物要到WAT⑤交接事项68. BR工程师每天来公司需要Check哪些项目(开门五件事)?答：①Pass down ②Review urgent case status③Check MES issues which reported by module and line④Review documentation⑤Review task status69. ROM是什幺的缩写?答：ROM: Read only memory唯读存储器70. 何谓YE?答：Yield Enhancement 良率改善71. YE在FAB中所饰演的角色？答：针对工艺中发生缺陷的成因进行追踪,数据收集与分析,改善评估等工作.进而与相关工程部份工程师合作提出改善方案并作效果评估.72. YE工程师的主要任务？答：①降低突发性异常状况.(Excursion reduction)②改善常态性缺陷状况.(Base line defect improvement)73. 如何reduce excursion?答：有效监控各生产机台及工艺上的缺陷现况, defect level异常升高时迅速予以查明,并协助异常排除与防止再发.74. 如何improve base line defect?答：藉由分析产物失效或线上缺陷监控等资料,而发掘重点改善目标.继续不竭推念头台与工艺缺陷改善活动,降低defect level使产物良率于稳定中不竭提升75. YE 工程师的主要工作内容？答：①负责生产过程中异常缺陷事故的追查分析及改善工作的调查与推动.②评估并建立各项缺陷监控(monitor)与分析系统.③开发并建立有效率的缺陷工程系统,提升缺陷分析与改善的能力.④协助module建立off-line defect monitor system, 以有效反应生产机台状况.76. 何谓Defect?答：Wafer上存在的有形污染与不完美,包括① Wafer上的物理性异物（如：微尘,工艺残留物,不正常反应生成物）.②化学性污染（如：残留化学药品,有机溶剂）.③图案缺陷（如：Photo或etch造成的异常成象,机械性刮伤变形,厚度不均匀造成的颜色异常）.④Wafer自己或制造过程中引起的晶格缺陷.77. Defect的来源？答：①素材自己：包括wafer,气体,纯水,化学药品.②外在环境：包括洁净室,传送系统与法式.③把持人员：包括无尘衣,手套.④设备零件老化与制程反应中所发生的副生成物.78. Defect的种类依失落落位置区分可分为?答：① Random defect : defect分布很散乱②cluster defect : defect集中在某一区域③Repeating defect : defect重复呈现在同一区域79. 依对良率的影响Defect可分为?答：①Killer defect =>对良率有影响②Non-Killer defect =>不会对良率造成影响③ Nuisance defect =>因颜色异常或film grain造成的defect,对良率亦无影响80. YE一般的工作流程?答：①Inspection tool扫描wafer②将defect data传至YMS③检查defect增加数是否超越规格④若超越规格则将wafer送到review station review⑤确认defect来源并通知相关单元一同解决81. YE是利用何种方法找有缺陷(defect)?答：缺陷扫描机 (defect inspection tool)以图像比对的方式来找出defect.并产出defect result file.82. Defect result file包括那些信息?答：①Defect年夜小②位置,坐标③Defect map83. Defect Inspection tool 有哪些型式？答：Bright field & Dark Field 84. 何谓Bright field?答：接收反射光讯号的缺陷扫描机85. 何谓Dark field?答：接收散射光讯号的缺陷扫描机86. Bright field 与 Dark field 何者扫描速度较快?答：Dark field 87. Bright field 与 Dark field 何者灵敏度较好?答：Bright field88. Review tool 有哪几种？答：Optical review tool 和 SEM review tool.89. 何为optical review tool?答：接收光学信号的optical microscope. 分辨率较差,但速度较快,使用较方便90. 何为SEM review tool?答：SEM (scanning electron microscope) review tool 接收电子信号. 分辨率较高但速度慢,可分析defect成份,并可旋转或倾斜defect来做分析91. Review Station的作用?答：藉由review station我们可将Inspection tool 扫描到的defect加以分类,并做成份析,利于寻找defect来源92. YMS为何缩写?答：Yield Management System 93. YMS有何功能?答：①将inspection tool发生的defect result file传至review station②回收review station分类后的资料③贮存defect影像94. 何谓Sampling plan?答：即为采样频率,包括:①那些站点要Scan②每隔几多Lot要扫1个Lot③每个Lot要扫几片Wafer④每片Wafer要扫几多区域95. 如何决定那些产物需要scan?答：①现阶段最具代表性的工艺技术.②有继续年夜量定单的产物.96. 选择监测站点的考虑为何？答：①以Zone partition的观念,两个监测站点不成相隔太多工艺的步伐.②由yield loss analysis手法找出对良率影响最年夜的站点.③容易作线上缺陷分析的站点.97. 何谓Zone partition答：将工艺划分成数个区段,以利识别缺陷来源.98. Zone partition的做法？答：①应用各检察点既有的资料可初步判断工艺中缺陷主要的分布情况.②应用既有的缺陷资料及defect review档案可初步识别异常缺陷发生的工艺站点.③利用工程实验经由较细的Zone partition可识别缺陷发生简直切站点或机台99. 何谓yield loss analysis?答：收集并分析各工艺区间所发生的缺陷对产物良率的影响以决定改善良率的可能途径. 100. yield loss analysis的功能为何？答：①找出对良率影响最年夜的工艺步伐.②经由killing ratio的计算来找出对良率影响最年夜的缺陷种类.③评估现阶段可告竣的最高良率. 101. 如何计算killing ratio?答：藉由defect map与yield map的迭图与公式的运算,可算出某种缺陷对良率的杀伤力.。

光刻工艺资料整理光刻工艺资料整理上一篇/ 下一篇 2007-12-10 20:10:25 / 个人分类：光刻查看( 121 ) / 评论( 0 ) / 评分( 0 / 0 )光刻工艺资料整理概述：光刻技术是集成电路的关键技术之一，在整个产品制造中是重要的经济影响因子，光刻成本占据了整个制造成本的35％。

光刻也是决定集成电路按照摩尔定律发展的一个重要原因，如果没有光刻技术的进步，集成电路就不可能从微米进入深亚微米再进入纳米时代。

所以说光刻系统的先进程度也就决定了光刻工程的高低。

1.光刻工艺简介光刻是通过一系列生产步骤将晶圆表面薄膜的特定部分除去的工艺。

在此之后，晶圆表面会留下带有微图形结构的薄膜，被除去的部分可能形状是薄膜内的孔或是残留的岛状部分。

光刻工艺也被称为大家熟知的Photomasking, masking, photolithography, 或microlithography。

在晶圆的制造过程中，晶体三极管、二极管、电容、电阻和金属层的各种物理部件在晶圆表面或表层内构成。

这些部件是每次在一个掩膜层上生成的，并且结合生成薄膜及去除特定部分，通过光刻工艺过程，最终在晶圆上保留特征图形的部分。

光刻生产的目标是根据电路设计的要求，生成尺寸精确的特征图形，并且在晶圆表面的位置正确且与其它部件（parts）的关联正确。

光刻是所有四个基本工艺中最关键的。

光刻确定了器件的关键尺寸。

光刻过程中的错误可造成图形歪曲或套准不好，最终可转化为对器件的电特性产生影响。

图形的错位也会导致类似的不良结果。

光刻工艺中的另一个问题是缺陷。

光刻是高科技版本的照相术，只不过是在难以置信的微小尺寸下完成。

在制程中的污染物会造成缺陷。

事实上由于光刻在晶圆生产过程中要完成5层至20层或更多，所以污染问题将会放大。

光刻工艺过程包括有：涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶等。

课程内容：1 光刻前的准备工作1.1 准备要求1.2 准备方法1.2.1 光刻前待光刻片子置于干燥塔中1.2.2 氧化片出炉后可立即送光刻工序涂胶1.2.3 对氧化片可在涂胶前重吹段时间干氧（氧化温度）1.2.4 涂胶前片子置于80度烘箱中烘30分钟2 涂胶2.1 涂胶的要求2.2 涂胶的方法2.2.1 旋转涂胶法2.2.2 喷涂法2.2.3 浸涂法3 前烘3.1 前烘要求3.2 前烘的方法3.2.1 在80度烘箱中烘15分钟-20分钟3.2.2 在红外烘箱中烘3分钟-5分钟4 曝光4.1 曝光的要求4.2 曝光的方法5 显影5.1 显影的要求5.2 显影的方法6 坚膜6.1 坚膜的要求6.2 坚膜的方法6.2.1 置于恒温箱中，在180度烘30 分钟左右6.2.2 置于红外烘箱中烘10分钟左右7 腐蚀7.1 腐蚀的要求7.2 腐蚀的方法7.2.1 腐蚀二氧化硅的方法7.2.2 腐蚀铝电极的方法8 去胶8.1 去胶的要求8.2 去胶的方法课程重点：本节介绍了光刻工艺及对各光刻工艺步骤的要求。

光刻工艺基础知识PHOTO (注：引用资料)光刻工艺基础知识PHOTOPHOTO 流程?答：上光阻→曝光→显影→显影后检查→CD量测→Overlay量测何为光阻？其功能为何？其分为哪两种？答：Photoresist(光阻).是一种感光的物质，其作用是将Pattern从光罩(Reticle)上传递到Wafer上的一种介质。

其分为正光阻和负光阻。

何为正光阻?答：正光阻，是光阻的一种，这种光阻的特性是将其曝光之后，感光部分的性质会改变，并在之后的显影过程中被曝光的部分被去除。

何为负光阻?答：负光阻也是光阻的一种类型，将其曝光之后，感光部分的性质被改变，但是这种光阻的特性与正光阻的特性刚好相反，其感光部分在将来的显影过程中会被留下，而没有被感光的部分则被显影过程去除。

什幺是曝光？什幺是显影？答：曝光就是通过光照射光阻，使其感光；显影就是将曝光完成后的图形处理，以将图形清晰的显现出来的过程。

何谓Photo?答：Photo=Photolithography,光刻，将图形从光罩上成象到光阻上的过程。

Photo主要流程为何?答：Photo的流程分为前处理，上光阻，Soft Bake, 曝光，PEB，显影，Hard Bake等。

何谓PHOTO区之前处理?答：在Wafer上涂布光阻之前，需要先对Wafer表面进行一系列的处理工作，以使光阻能在后面的涂布过程中能够被更可靠的涂布。

前处理主要包括Bake，HDMS等过程。

其中通过Bake将Wafer表面吸收的水分去除，然后进行HDMS工作，以使Wafer表面更容易与光阻结合。

何谓上光阻?答：上光阻是为了在Wafer表面得到厚度均匀的光阻薄膜。

光阻通过喷嘴（Nozzle）被喷涂在高速旋转的Wafer表面，并在离心力的作用下被均匀的涂布在Wafer的表面。

何谓Soft Bake?答：上完光阻之后，要进行Soft Bake，其主要目的是通过Soft Bake将光阻中的溶剂蒸发，并控制光阻的敏感度和将来的线宽，同时也将光阻中的残余内应力释放。

第九章PHOTO工序9.1 PHOTO工序的目的9.1.1PHOTO的基本概念什么是PHOTO?若是从一个液晶厂内部部门来说，PHOTO指的是黄光部。

但是从工艺来说，在半导体和液晶产业，PHOTO指光刻技术。

当然，这两个概念是有实质联系的，因为在液晶厂内负责光刻方面工作的就是黄光部。

9.1.2PHOTO工序的目的PHOTO工序的目的是把膜层电路结构复制到以后要蚀刻的玻璃基板上。

主要过程依次如下面图（一），图（二）和图（三）所示。

图（一）图（二）图（三）PHOTO工序主要包含三大步骤，即上图所示的光阻涂布（PR coating）; 曝光（Exposure）;和显影（Develop）.光阻涂布（如图一），就是在plate（玻璃基板）上涂布光阻。

光阻是一种对特定波长的UV光敏感的有机材质，遇到一定强度的UV光就会发生化学反应，所以PHOTO工序要在黄光下进行。

因为黄光波长大，光子能量低，强度比较弱（不会引起光阻化学反应）并且照明效果不错的光。

光阻涂布制程主要控制光阻的膜厚及其均一性。

曝光（Exposure）是PHOTO的关键，也是ARRAY的关键。

之前说了PHOTO 是把膜层电路结构复制到以后要蚀刻的玻璃基板上。

临时电路结构就设计在MASK（光罩）上，光罩上有电路结构区域不透光，没有电路结构区域可以透光。

这样就使上一步骤涂布的光阻经过曝光工序之后，电路结构就从光罩转移到光阻上。

曝光（Exposure）制程的主要参数是CD（线宽）,Total pitch, Overlay。

Develop即显影。

经过Exposure之后在玻璃基板上喷洒显影液，因为显影液为碱性，对正性光阻而言，被紫外光照射过的光阻可以溶解在碱性显影液中，而未紫外光照射到的部分不溶于显影液。

因此，显影之后，在玻璃基板上，只剩下电路部分有光阻，而其它区域无光阻（注：本节所指光阻为正光阻，一般TFT 段都使用正光阻）。

显影液浓度的控制是显影工艺的关键，浓度的高低会影响到线宽。