第六章-几种常用的组合逻辑电路试题及答案

《组合逻辑电路》练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

[解]A 、B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++= （2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。

COMP=1、Z=0时的真值表 COMP=0、Z=0的真值表从略。

[题 3.3] 用与非门设计四变量的多数表决电路。

当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。

表A3.3[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。

水箱中设置了3个水位检测元件A 、B 、C 。

水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

[解] 题3.4的真值表如表A3.4所示。

真值表中的C B A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到： C B A M S +=， B M L =（M S、M L的1状态表示工作，0状态表示停止）。

《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

[解]、Z=0A、1时A3.3所示。

P3.4所示。

M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：C B A M S +=， B M L =（M S 、M L的1状态表示工作，0状态表示停止）。

逻辑图如图A3.4(b)。

[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。

可以采用各种逻辑功能的门电路来实现。

[解] 题3.5的真值表如表A3.5所示。

D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。

74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。

表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000～2）工作，P3.10输 入21O 123用外加与非门实现之，如图A3.10所示。

[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。

[解]电路图如图A3.11所示。

[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。

输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。

[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。

最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。

[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数[解] 将Y 变换成最小项之和形式。

《组合逻辑电路》练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

[解]BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。

COMP =0、Z=0的真值表从略。

[题3.3] 用与非门设计四变量的多数表决电路。

当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。

ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=B C D A C D A B D A B C ⋅⋅⋅=[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。

水箱中设置了3个水位检测元件A 、B 、C 。

水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

[解] 题3.4的真值表如表A3.4所示。

第六章几种常用的组合逻辑电路一、填空题1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。

2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。

一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。

对于优先编码器，当输入有多个低电平时，则。

3、（8-3易，中）译码是的逆过程，它将转换成。

译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。

n 个输入端最多可有个输出端。

4、（8-2易）74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。

5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。

6、（8-4中）译码显示电路由显示译码器、和组成。

7.（8-4易）译码器分成___________和___________两大类。

8.（8-4中）常用数字显示器有_________,_________________,____________等。

9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。

10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。

11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。

12.（8-4中）发光二极管正向工作电压一般为__________。

自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。

6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。

A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。

自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。

6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比拟器，输入信号为两个要比拟的一位二进制数，用A 、B 表示，输出信号为比拟结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，那么Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

〔√，× 〕 10．组合逻辑电路中的冒险是由于 引起的。

A ．电路未到达最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的根本电路结构形式。

组合电路分析试题及答案1. 什么是组合逻辑电路？组合逻辑电路是指电路的输出仅取决于当前的输入值，而与电路的历史状态无关的逻辑电路。

2. 请解释布尔代数的基本定律。

布尔代数的基本定律包括：a. 幂等律：A+A=A，A·A=Ab. 互补律：A+A̅=1，A·A̅=0c. 交换律：A+B=B+A，A·B=B·Ad. 结合律：(A+B)+C=A+(B+C)，(A·B)·C=A·(B·C)e. 分配律：A·(B+C)=A·B+A·C，A+(B·C)=(A+B)·(A+C)3. 如何使用卡诺图简化逻辑表达式？使用卡诺图简化逻辑表达式的步骤如下：a. 列出逻辑函数的真值表。

b. 构建卡诺图，将变量填入行和列。

c. 寻找卡诺图中的1的组合，形成最小的项。

d. 将找到的项组合成简化后的逻辑表达式。

4. 解释什么是编码器和解码器。

编码器是一种将多个输入信号转换为较少比特数的输出信号的电路。

解码器则相反，它将较少比特数的输入信号转换为多个输出信号。

5. 举例说明组合电路中的优先编码器。

优先编码器是一种特殊的编码器，它在多个输入信号同时有效时，只响应优先级最高的那个输入信号。

6. 请解释组合电路中的冒险现象。

冒险现象是指在组合逻辑电路中，由于电路的传播延迟，导致输出信号在某个瞬间出现不确定状态的现象。

7. 如何避免组合电路中的冒险？避免冒险的方法包括：a. 引入同步逻辑，使用时钟信号来同步电路的输入和输出。

b. 使用三态门来控制信号的输出，避免不必要的信号竞争。

c. 在设计时考虑电路的传播延迟，合理布局电路以减少冒险发生的可能性。

8. 请描述组合电路中的逻辑门。

组合电路中的逻辑门包括与门、或门、非门、与非门、或非门、异或门和同或门等。

9. 组合逻辑电路设计时需要考虑哪些因素？设计组合逻辑电路时需要考虑的因素包括：a. 电路的逻辑功能和性能要求。

自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。

6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。

A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。

1.组合电路如图所示，分析该电路的逻辑功能。

解：(1)由逻辑图逐级写出逻辑表达式ABC P =CP BP AP L ++=ABC C ABC B ABC A ++= (2)化简与变换CB A ABC C B A ABC C B A ABC L +=+++=++=)((3)由表达式列出真值表(4)分析逻辑功能由真值表可知，当A 、B 、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。

2.由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。

真值表A B CL解： 输出表达式： 212101122321F D C C D C C D C C D C C =+++021*********Y C C Y C C Y C C Y C C =⋅+⋅+⋅+⋅21021210212102121021A A A C C A A A C C A A A C C A A A C C =⋅+⋅+⋅+⋅2121212121212121B BC C B B C C B B C C B B C C =⋅+⋅+⋅+⋅功能说明：由地址码C 2C 1选择B 2B 1的最小项的反变量输出3.设计一个监视交通信号灯工作状态的逻辑电路。

正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。

要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。

解：(1)用门电路实现真值表B 2C 1C 0 00 11 01 1F21B B 21B B 21B 21B B①逻辑抽象输入变量：R 、A 、G ，红、黄、绿灯；灯亮为1，不亮为0。

输出变量：Z--故障信号，正常工作Z 为0，发生故障Z 为1。

列出真值表②写出函数式并化简 Z R A G RAG RA G RAG RAG =++++ 经卡诺图化简得： Z R A G RA RG AG =+++ ③画出电路图(2)用3-8线译码器实现①标准与或式 03567 Z R A G RAG RA G RAG RAG m m m m m =++++=++++ ②化成与非-与非式 0356703567Z m m m m m m m m m m =++++=⋅⋅⋅⋅ ③设R =A 2、A =A 1、G =A 0 则03567Z Y Y Y Y Y =⋅⋅⋅⋅ ④画连线图(3)用4选1数据选择器实现①标准与或式 Z R A G RAG RA G RAG RAG =++++S =1时 4选1 010*********Y D A A D A A D A A D A A =+++ ②确定输入变量和地址码的对应关系令A =A 1，G = A 0 ( )()()1Z R A G R AG R AG AG =+++⋅ 则：0D R = 12D D R == 31D =4.分别用74LS153(4选1数据选择器)和74LS152(8选1)实现函数F=AB+BC+AC 。

第六章几种常用的组合逻辑电路一、填空题1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。

2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。

一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。

对于优先编码器，当输入有多个低电平时，则。

3、（8-3易，中）译码是的逆过程，它将转换成。

译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。

n 个输入端最多可有个输出端。

4、（8-2易） 74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。

5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。

6、（8-4中）译码显示电路由显示译码器、和组成。

7.（8-4易）译码器分成___________和___________两大类。

8.（8-4中）常用数字显示器有_________,_________________,____________等。

9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。

10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。

11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。

12.（8-4中）发光二极管正向工作电压一般为__________。

（有些题答案错了）自我检测题1．组合逻辑电路任何时刻(de)输出信号,与该时刻(de)输入信号 有关 ,与以前(de)输入信号 无关 .2．在组合逻辑电路中,当输入信号改变状态时,输出端可能出现瞬间干扰窄脉冲(de)现象称为 竞争冒险 .3．8线—3线优先编码器74LS148(de)优先编码顺序是7I 、6I 、5I 、…、0I ,输出为2Y 1Y 0Y .输入输出均为低电平有效.当输入7I 6I 5I …0I 为时,输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC 处于译码状态时,当输入A 2A 1A 0=001时,输出07Y ~Y = .5．实现将公共数据上(de)数字信号按要求分配到不同电路中去(de)电路叫 数据分配器 .6．根据需要选择一路信号送到公共数据线上(de)电路叫 数据选择器 .7．一位数值比较器,输入信号为两个要比较(de)一位二进制数,用A 、B 表示,输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B ),则Y (A ＞B )(de)逻辑表达式为B A .8．能完成两个一位二进制数相加,并考虑到低位进位(de)器件称为 全加器 .9．多位加法器采用超前进位(de)目(de)是简化电路结构 . （√, ）10．组合逻辑电路中(de)冒险是由于 引起(de). A ．电路未达到最简 B ．电路有多个输出 C ．电路中(de)时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现(de)冒险,以下说法哪一种是正确并优先考虑(de)A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时,输出可能有竞争冒险. A ．01→10 B ．00→10 C ．10→11 D ．11→0113．译码器74HC(de)使能端321E E E 取值为 时,处于允许译码状态.A ．011B ．100C ．101D ．01014．数据分配器和 有着相同(de)基本电路结构形式.A ．加法器B ．编码器C ．数据选择器D ．译码器15．在二进制译码器中,若输入有4位代码,则输出有 个信号. A ．2 B ．4 C ．8 D ．1616．比较两位二进制数A=A 1A 0和B=B 1B 0,当A ＞B 时输出F =1,则F 表达式是.A ．B A F =．0101B B A A F ++= ．0011B A B A F ++=17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001,当输入二个相等(de)4位数据时,输出F A ＜B 、F A=B 、F A ＞B 分别为 . A ．010 B ．001 C ．100 D ．01118．实现两个四位二进制数相乘(de)组合电路,应有 个输出函数.A ． 8B ．9C ．10D ．11 19．设计一个四位二进制码(de)奇偶位发生器（假定采用偶检验码）,需要 个异或门.A ．2B ．3C ．4D ．520．在图中,能实现函数C B B A F +=(de)电路为 .A B FCB AC F（a ） （b ） （c ）图A ．电路 （a ）B ．电路（b ）C ．电路（c ）D ．都不是习 题1．分析图所示组合逻辑电路(de)功能,要求写出与-或逻辑表达式,列出其真值表,并说明电路(de)逻辑功能.A B CS图解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表电路功能：一位全加器,A 、B 为两个加数,C 为来自低位(de)进位（似乎错了）,S 是相加(de)和,CO 是进位.2．已知逻辑电路如图所示,试分析其逻辑功能.A B C图解：（1）逻辑表达式 ABC P =1,ABC B BP P ==12,ABC A AP P ==13,ABC C CP P ==14432P P P F =ABC C ABC A ABC B =ABC C ABC A ABC B ++=)(C B A ABC ++= ))((C B A C B A ++++=C AB C B A C B A BC A C B A C B A +++++=（2（3）功能从真值表看出,ABC=000或ABC=111时,F=0,而A、B、C取值不完全相同时,F=1.故这种电路称为“不一致”电路.3．试用与非门设计一组合逻辑电路,其输入为3位二进制数,当输入中有奇数个1时输出为1,否则输出为0.解：（1）真值表（2）ABCAF⋅⋅BAC+B=（无法用卡诺图化简）++=⋅ABCCBABCACBACCAB（3）逻辑图F4．4位无符号二进制数A（ A3A2A1A0）,请设计一个组合逻辑电路实现：当0≤A＜8或12≤A＜15时,F输出1,否则,F输出0.解：（1）真值表：（2）表达式（3）电路图1111111111100001101110110100A 3A 2A 1A0F 0A 3A 1A 2A 0F02123A A A A A F ++=（4）如果要求用与非门实现,则：01230123012302123A A A A A A A AA A A A A A A A A F =+=+=++=逻辑图：A A A A5．约翰和简妮夫妇有两个孩子乔和苏,全家外出吃饭一般要么去汉堡店,要么去炸鸡店.每次出去吃饭前,全家要表决以决定去哪家餐厅.表决(de)规则是如果约翰和简妮都同意,或多数同意吃炸鸡,则他们去炸鸡店,否则就去汉堡店.试设计一组合逻辑电路实现上述表决电路.解：（1）逻辑定义：A 、B 、C 、D 分别代表约翰、简妮、乔和苏.F =1表示去炸鸡店,F =0表示去汉堡店.（2）真值表（3）用卡诺图化简 （4）逻辑图AB 00CD01111000011110F0000001011111B CA FDF =AB +ACD +BCD6．试设计一个全减器组合逻辑电路.全减器是可以计算三个数、Y 、BI (de)差,即D =-Y -CI .当＜Y +BI 时,借位输出BO 置位.解：设被减数为,减数为Y ,从低位来(de)借位为BI ,则1位全减器(de)真值表如图 (a)所示,其中D 为全减差,BO 为向高位发出(de)借位输出.（1）真值表0101110100011110X Y BID 0111010100011110XY BIBO由卡诺图得I B Y X D ⊕⊕=Y X B X YB B I I O ++=电路图Y XDBOBI7．设计组合逻辑电路,将4位无符号二进制数转换成格雷码.解：（1）列出4位二进制码→4位格雷码(de)转换真值表,如表所示.（2）根据真值表分别画出输出变量G 3,G 2,G 1,G 0(de)卡诺图,如图所示.化简后,得33B G =,232B B G ⊕=,121B B G ⊕=,010B B G ⊕=00001111000011110001101100011011B 3B 2B 1B 0G 20011110011000110001101100011011B 3B 2B 1B 0G 10101010101010110001101100011011B 3B 2B 1B 0G 0（3）由逻辑表达式得电路实现,如图所示.B 3B 2B 0B 0G 3G 2G 0G 08．请用最少器件设计一个健身房照明灯(de)控制电路,该健身房有东门、南门、西门,在各个门旁装有一个开关,每个开关都能独立控制灯(de)亮暗,控制电路具有以下功能：（1）某一门开关接通,灯即亮,开关断,灯暗；（2）当某一门开关接通,灯亮,接着接通另一门开关,则灯暗； （3）当三个门开关都接通时,灯亮.解：设东门开关为A ,南门开关为B ,西门开关为C .开关闭合为1,开关断开为0.灯为Z ,等暗为0,灯亮为1.根据题意列真值表如下：（2）画出卡诺图如图所示.010111100011110ABC Z=1=1A ZB C（3）根据卡诺图,可得到该逻辑电路(de)函数表达式：C B A ABC C B A C B A C B A Z ⊕⊕=+++=（3）根据逻辑函数表达式,可画出逻辑电路图如图所示.9．设计一个能被2或3整除(de)逻辑电路,其中被除数A 、B 、C 、D 是8421BCD 编码.规定能整除时,输出L 为高电平,否则,输出L 为低电平.要求用最少(de)与非门实现.（设0能被任何数整除）解：（1）真值表（2）用卡诺图化简101111××××11××0001111000011110AB CDL B DC A LD C B A D C B A D C B A L =++=++=（3）逻辑图10．如图所示为一工业用水容器示意图,图中虚线表示水位,A 、B 、C 电极被水浸没时会有高电平信号输出,试用与非门构成(de)电路来实现下述控制作用：水面在A 、B 间,为正常状态,亮绿灯G ；水面在B 、C 间或在A 以上为异常状态,点亮黄灯Y ；面在C 以下为危险状态,点亮红灯R .要求写出设计过程.A B C图解：（1）真值表（2）卡诺图化简A0BC100011110Y 010××××A0BC100011110G 001××××BA B A G ==1A CB AC B Y ⋅=+=A 0BC100011110R 100×××0×GCR =YR（3）逻辑图11．试用卡诺图法判断逻辑函数式Y （A ,B ,C ,D ）=∑m （0,1,4,5,12,13,14,15）是否存在逻辑险象,若有,则采用增加冗余项(de)方法消除,并用与非门构成相应(de)电路.解：卡诺图如图（a ）所示. 最简逻辑函数式为：AB C A Y +=此函数存在逻辑险象.只要如图所示增加冗余项C B 即可,逻辑式变为：C B AB C A C B AB C A Y ⋅⋅=++=用与非门构成(de)相应电路如图 (b)所示.AL 2C100011110AB CD00011110100110011110Y B（a ） （b ）12．已知∑∑+=)14,2,1()13,12,11,10,9,8,7,3,0(),,,(d m D C B A Y ,求Y (de)无竞争冒险(de)最简与-或式.解：卡诺图如图所示：1×1000101110001111000011110AB CDY×11×0C B A CD A D B C A Y +++=上式中C B A 为冗余项,以消除竞争冒险.13．某一组合电路如图所示,输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合.分析它(de)竞争冒险现象,如存在,则用最简单(de)电路改动来消除之.F图解：解法1：从逻辑图得到以下表达式：AC D C B C B A F ++=根据表达式得到卡诺图：1100100010110110001111000011110AB CD F但由于从卡诺图可见,包围圈有两处相切,因此存在竞争冒险现象.可以通过相切点位置增加一个乘积项,得D AB D C A AC D C B C B A F ++++=进一步分析,当ACD =000时, B B F +=,由于输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合,因此,当ACD =000时,B 必然为0,不会产生竞争冒险.因此,D C A 这一项不需要增加,只需要增加D AB .电路图为：F解法二：如果逻辑表达式在某种取值下,出现A A F +=、B B F +=、C C F +=、D D F +=,就有可能出现竞争冒险.根据逻辑表达式AC D C B C B A F ++=,A A F +=和D D F +=不会出现. 当A =C =D =0,出现B B F +=,但由于输入变量（A ,B ,D ）(de)取值不可能发生（0,1,0）(de)输入组合,因此,当ACD =000时,B 必然为0,因此也不会产生竞争冒险.只有当A =B =1,D =0,出现C C F +=,存在竞争冒险问题,加冗余项D AB 可消除竞争冒险.14．电路如图所示,图中①~⑤均为2线—4线译码器.（1）欲分别使译码器①~④处于工作状态,对应(de)C 、D 应输入何种状态（填表）；（2）试分析当译码器①工作时,请对应A 、B (de)状态写出1310Y ~Y (de)状态（填表）；（3）说明图(de)逻辑功能. 表 表13Y 12Y 11Y 10Y 23Y 22Y 21Y 20Y 33Y 32Y 31Y 30Y 43Y 42Y 41Y 40Y图解：逻辑功能：由74LS 构成(de)4线—16线译码器15．图所示电路是由3线-8线译码器74HC 及门电路构成(de)地址译码电路.试列出此译码电路每个输出对应(de)地址,要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示.A 3A 4A 5A 6A 7图解：由图可见,74HC(de)功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码,因此E 1＝A 3＝1；542A A E =,即A 4＝1,A 5＝1； 0763=+=A A E ,即A 6＝0,A 7＝0.所以,该地址译码器(de)译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111,用十六进制表示即为38H ～3FH.输入、输出真值表如表1所示.表1 地址译码器(de)真值表16．写出图所示电路(de)逻辑函数,并化简为最简与-或表达式.10B AC L图解：由图（a ）写出逻辑函数并化简,得CC AB C B A C B A C B A Y Y Y Y Y Y Y Y L =+++=+++==6420642017．试用一片3线-8线译码器74HC 和最少(de)门电路设计一个奇偶校验器,要求当输入变量ABCD 中有偶数个1时输出为1,否则为0.（ABCD 为0000时视作偶数个1）.解：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++=ABCD D C B A D C B A CD B A D C AB D C B A D BC A D C B A ++++++++=D ABC C B A C B A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A ⊕+++=）（D C AB C B A BC A C B A ⊕⋅⋅⋅=）（连接图AB C 100F18．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC 实现3位格雷码→3位二进制(de)转换.解：根据下表可得到连线图：B 1B 0B 2G G G19．根据图所示4选1数据选择器,写出输出Z(de)最简与-或表达式.解：C A C A B CAB B A BC A B A Z ++=+++=20．由4选1数据选择器和门电路构成(de)组合逻辑电路如图所示,试写出输出E (de)最简逻辑函数表达式.解：D C C A D ABC D C B A CD B A CD B A E +=+++=图 图21．由4选1数据选择器构成(de)组合逻辑电路如图所示,请画出在图所示输入信号作用下,L (de)输出波形.A B C L图解：4选1数据选择器(de)逻辑表达式为：301201101001D A A D A A D A A D A A Y +++=将A 1=A ,A 0=B ,D 0=1,D 1=C ,C D =2,D 3=C 代入得ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：CA B L22．已知用8选1数据选择器74LS151构成(de)逻辑电路如图所示,请写出输出L (de)逻辑函数表达式,并将它化成最简与-或表达式.图解：（1）写出逻辑函数表达式：C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简1111010010110101L BCAB AC L +=23．用一个8选1数据选择器74LS151和非门实现：))()()((F B C A D A C B BF C A C B A E Y +++++++++=解：)(F B C A D A BC BF C A C B A E Y +++=)(F m F m m D m D m m F m F m m m E 2027376441+++++++++=)(7643210m F m m D m m m F m E ++++++=CBAE124．图所示是用二个4选1数据选择器组成(de)逻辑电路,试写出输出Z与输入M、N、P、Q之间(de)逻辑函数式.PN图解；P）（Z）（+=NMQ++NQNMQMNMQPPNNMQ+=M++MQPQPQMNNPNQ+=NQPP25．用二个4选1数据选择器实现函数L,允许使用反相器.BACDEEL+A+++=+AEBDEFBCEDCCDEABB解：BCEAEBCDL++=+++EBEDAADEFCBBCDEA+B+B+E+（=）++ECBDADFBECDACAAECDB++BEE（=）A++++AADFBEBECCDCADDC电路图26．一个组合逻辑电路有两个控制信号C1和C2,要求：（1）C2C1=00时,B=AF⊕（2）C2C1=01时,ABF=（3）C2C1=10时,B=F+A（4）C2C1=11时,ABF=试设计符合上述要求(de)逻辑电路（器件不限）解：方法一：真值表→卡诺图化简→逻辑图真值表卡诺图化简000011110C 2C 1AB00011110101110100101FAB C C B A C C B A C B A C A C C F 12122212++++=逻辑图F方法二：利用数据选择器和少量门电路实现27．试用4选1数据选择器74LS153（1/2）和最少量(de)与非门实现逻辑函数DCBDCCAF++=.解：DCBDCDDCADCBDCCAF+++=++=)(0⋅+++=+++=CDDCDCADCABDCBDCDCADCA令A1=C,A0=D,ABD=0,AD=1,D2=1,D3=0连线图：BA A28．P（P2P1P0）和Q（Q2Q1Q0）为两个三位无符号二进制数,试用一个74LS和一个74LS151和尽可能少(de)门电路设计如下组合电路：当P=Q 时输出F=1,否则F=0.解：P P P29．试用8选1数据选择器74LS151实现逻辑函数L =AB +AC .解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=130．用8选1数据选择器74LS151设计一个组合电路.该电路有3个输入A 、B 、C 和一个工作模式控制变量M ,当M =0时,电路实现“意见一致”功能（A ,B ,C 状态一致时输出为1,否则输出为0）,而M =1时,电路实现“多数表决”功能,即输出与A ,B ,C 中多数(de)状态一致.解：CMAB C B MA BC A M ABC C B A M MABC C MAB C B MA BC A M ABC M C B A M F ++++=+++++=电路图M31．已知8选1数据选择器74LS151芯片(de)选择输入端A 2(de)引脚折断,无法输入信号,但芯片内部功能完好.试问如何利用它来实现函数F (A ,B ,C )＝∑m (1,2,4,7).要求写出实现过程,画出逻辑图.解：对于LSTTL 集成芯片,某个输入引脚折断后该脚悬空,相当于输入高电平1.74LS151(de)高位地址端A 2折断后,输出不再响应D 0,D 1,D 2,D 3输入,8选1数据选择器只相当于一个4选1,此时地址输入为A 1A 0,数据输入为D 4,D 5,D 6,D 7,输出Y 等于7016015014017012601250124012D A A D A A D A A D A A D A A A D A A A D A A A D A A A Y +++=+++=与函数F 相比较ABCC B A C B A C B A m C B A F +++==∑)7,4,2,1(),,(不难看出,只要令AB 为地址,则D 4＝C ,D 5＝C ,D 6＝C ,D 7＝C .逻辑图如图所示.图 题(de)电路实现32．用三片四位数值比较器74LS85实现两个12位二进制数比较.解：74LS85（片0）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B )Y (A ＜B )100w 2 v 2w 0w 1 v 1 v 074LS85（片1）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B ）Y (A ＜B )w 6W ＜VW ＞V W =V v 6w 4w 5 v 5 v 4w 7 v 7w 3 v 374LS85（片2）A 3A 1A 2A 0B 3B 1B 2B 0I （A ＞B ）I （A =B ）I （A ＜B ）Y (A ＞B )Y (A =B ）Y (A ＜B )w 10 v 10w 8w 9 v 9 v 8w 11 v 1133．用一片4位数值比较器74HC85和适量(de)门电路实现两个5位数值(de)比较.解：高4位加到比较器数值输入端,最低位产生级联输入.0V W I =）（B ＞A ,00V W I =）（B ＜A ,I （A=B ）=W 0⊙V 0W ＜VW ＞V W =V W V34．用两个四位加法器74283和适量门电路设计三个4位二进制数相加电路.解：三个4位二进制数相加,其和应为6位.基本电路如图所示.两个加法器产生(de)进位通过一定(de)逻辑生成和(de)高两位.214CO CO S ⊕=, 215CO CO S ⋅=C O1C O2S 5S 4C O1∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OX 0X 1X 2X 3Y 0Y 1Y 2Y 3C O2∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OS 0S 1S 2S 3Z 0Z 1Z 2Z 335．A 、B 为4位无符号二进制数（B ≠0）,用一个74LS283、非门和一个其它类型门电路实现：当A =（B -1）模16时,输出Y =1,否则为0. 解：∵ （B -1）模16即为B -1∴ A =B -1时Y =1,否则Y =0,即B -1-A =B +A +1-1=B +A 为0时,Y =1.A 0A 1A 2A 3Y36．A 、B 为四位二进制数,试用一片74283实现Y =4A +B . 解：Y =4A +B =A 3A 2A 1A 000+B 3B 2B 1B 0∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OA 0A 1A 2A 3B 0B 1B 2B 3X 50X 4X 3X 2X 1X 037．用一片74283和尽量少(de)门电路设计余3码到2421码(de)转换.解：余3码到2421码(de)转换(de)真值表为：从真值表中可以看到,当A 3=0时,B =A -3,当A 3=1时,B =A +3B 0B 1B 2B 3A 313A38．设计一个一位8421BCD 码乘以5(de)电路,要求输出也为8421BCD码.要求：（1）用4线/16线译码器及门电路实现；（2）只用四位全加器74LS283实现；（3）不用任何器件实现.解：根据题意列出真值表（1）从真值表可写出逻辑表达式：B7=0,B3=0,B 1=0,B 6=∑m （8,9）, B 5=∑m （4,5,6,7）, B 4=∑m （2,3,6,7）, B 0=B 2=∑m （1,3,5,7,9）.0A 1A 2A 02(B 0)A 3456B 7B 3B 1（2）用全加器实现A 3A 2A 1A 00 1 0 10 0 A 3A 2A 1A 0A 3A 2A 1A 0×+A 1A 0用74283实现逻辑图与36题同. （3）不用任何器件实现B 7=0,B 6=A 3,B 5=A 2,B 4=A 1,B 3=0,B 2=A 0,B 1=0,B 0=A 039．利用两片并行进位加法器和必要(de)门电路设计一个8421BCD 码加法器.8421BCD 码(de)运算规则是：当两数之和小于等于9（1001）时,所得结果即为输出；当所得结果大于9时,则应加上6（0110）.解：连线图如图所示.加法器1完成两个加数得初始加法,加法器2对加法器1输出进行修正.A 3A 1A 2A 0B B B B S 4S 0S 1S 2S 3。

组合逻辑电路练习题及答案一.填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。

2．任意两个最小项之积为0，任意两个最大项之和为1。

3．对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+CAAB=，但这F+AAB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。

5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。

二.选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d。

a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。

a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。

a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。

《组合逻辑电路》练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y i、、丫2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

图P3.1［解］丫=ABC + (A + B+C)AB + AC+BC % = AB AC BC真冷值表：ABC Y1 丫20 0 00 00 0 1 1 00 1 0 1 00 1 10 11 0 0 1 01 0 10 11 1 00 11 1 1 1 1[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当C0MP=1、Z=0、和COMP=0、Z=0时，Y i〜丫4的逻辑式，列出真值表。

ABCY1由真值表可知：电路构成全加器，输入“和”，丫2为“进位”。

A、B、C为加数、被加数和低位的进位, Y i为&A2-CH>屯卜QiCO 肝一Z —&图 P3.2［解］(1) COMP=1、Z=0 时，TG i 、TG 3、TG 5导通,ABCD :Y ABCD Y0 0 0 0 0 10 0 0 0 0 0 0 1 0 10 0 1 0 0 0 10 1 0「 10 10 0 0 0 11 0 10 11 1 0 10 0 0 110 0 0 0 10 1； 0 110 1 1 0 110 0 1110 1 0 111 1 1111 1Y =ABCD ABCD ABCD ABCD ABCD二 ABC ABC ACD BCDABC ABDAC D BC D—DE ；A3—□>-0—&C kIG3TC4 「:EITH®TG5 TC6Y i =A i , Y 2 "2, (2) COMP=0、Z=0 时，Y i =A i , Y 2=A 2, 丫3 = A2 二 A 3 ? 丫4 二 A 2 A 3 A Y 4― A 4。

十进制数 A 4A 3A 2A 1 Y 4Y 3Y 2 Y i 十进制数 A 4 A 3 A 2 A 1 丫4 丫3 丫2 0 0 0 0 0 10 0 1 8 10 0 0 0 0 0 1 i 0 0 0 1 10 0 0 9 10 0 1 0 0 0 0 2 0 0 10 0 11110 10 0 111： 3 0 0 11 0 110 伪10 11 0 110 4 0 10 0 0 10 1 110 0 0 10 1 5 0 10 1 0 10 0110 1 0 10 0 6 0 110 0 0 11 码11100 0 11 7 0 111 0 0 101111 0 0 10Y3=A 3, COMP=1、Z=0时的真值表 COMP=0、 Z=0 的真值表从 略。

复习思考题3-1 组合逻辑电路旳特点？从电路构造上看，组合电路只由逻辑门构成,不涉及记忆元件,输出和输入之间无反馈。

任意时刻旳输出仅仅取决于该时刻旳输入，而与电路本来旳状态无关,即无记忆功能。

3-2 什么是半加？什么是全加？区别是什么?若不考虑有来自低位旳进位将两个1位二进制数相加，称为半加。

两个同位旳加数和来自低位旳进位三者相加，称为全加。

半加是两个1位二进制数相加，全加是三个1位二进制数相加。

3-3 编码器与译码器旳工作特点？编码器旳工作特点：将输入旳信号编成一种相应旳二进制代码，某一时刻只能给一种信号编码。

译码器旳工作特点:是编码器旳逆操作，将每个输入旳二进制代码译成相应旳输出电平。

3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题?中规模组合电路旳输入与输出信号之间旳关系已经被固化在芯片中,不能更改,因此用中规模组合电路实现组合逻辑函数时要对所用旳中规模组合电路旳产品功能十分熟悉,才干合理地使用。

３-5 什么是竞争-冒险？产生竞争－冒险旳因素是什么？如何消除竞争-冒险？在组合逻辑电路中,当输入信号变化状态时,输出端也许浮现虚假信号----过渡干扰脉冲旳现象,叫做竞争冒险。

门电路旳输入只要有两个信号同步向相反方向变化,这两个信号通过旳途径不同,达到输入端旳时间有差别，其输出端就也许浮现干扰脉冲。

消除竞争－冒险旳措施有:接入滤波电容、引入选通脉冲、修改逻辑设计。

习 题3-1试分析图3．５５所示各组合逻辑电路旳逻辑功能。

解: (ａ）图 (1) 由逻辑图逐级写出体现式：)()(D C B A Y ⊕⊕⊕=(2） 化简与变换:令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=（3）由体现式列出真值表，见表３.1。

输入中间变量 中间变量输出 A B C Ｄ Y 1 Y 2 Y 0 0 0 0 0 0 0 1 ０ ０ 1 ０ 0 0 1 0 0 0 ０ 1０ 1 １ 0 ０0 １ １ 0 1(４)分析逻辑功能:由真值表可知，该电路所能完毕旳逻辑功能是:判断四个输入端输入1旳状况，当输入奇数个１时,输出为1，否则输出为0。

1．“与非”门逻辑表达式为：见0得1，全1得0。

（对）2．“与非”门逻辑表达式为：见0得0，全1得1。

（错）3.“与”门的逻辑功能是“有0出0，全1出1”。

（对）4.“与”门的逻辑功能是“有1出1，全0出0”。

（错）5.“异或”门的功能是“相同出0，不同出1”。

（对）6.“异或”门的功能是“相同出1，不同出0”。

（错）7.或非逻辑关系是“有1出0，全0出1”。

（对）8.或非逻辑关系是“有0出1，全1出0”。

（错）9.“同或”门的功能是“相同出0，不同出1”。

（错）10.“同或”门的功能是“相同出1，不同出0”。

（对）11.或逻辑关系是“有0出0，见1出1”。

（错）12.或逻辑关系是“有0出1，全1出0”。

（错）13.或逻辑关系是“有1出1，全0出0”。

（对）14．因为A+AB=A，所以AB=0（错）15．组合逻辑电路的输出状态仅取决于输入信号状态。

（对）16．组合逻辑电路的输出状态不仅仅取决于输入信号状态。

（错）17．译码电路的输出量是二进制代码。

（错）18．译码电路的输入量是二进制代码。

（对）19．编码器、译码器为组合逻辑电路。

（对）20.逻辑电路中，一律用“1”表示高电平，用“0”表示低电平。

（错）21.常用的门电路中，判断两个输入信号是否相同的门电路是“与非”门。

（错）22.常用的门电路中，判断两个输入信号是否相同的门电路是“或非”门。

（错）23.常用的门电路中，判断两个输入信号是否相同的门电路是“同或”门。

（对）24.常用的门电路中，判断两个输入信号是否相同的门电路是“异或”门。

（对）25.由分立元件组成的三极管“非”门电路，实际上是一个三极管反相器。

（对）26.用四位二进制代码表示1位十进制数形成二进制代码称为BCD码。

（对）27.逻辑代数又称布尔代数。

（对）28.逻辑变量只有0和1两种数值，表示事物的两种对立状态。

（对）29.逻辑函数常用的化简方法有代数法和卡诺图法。

（对）30.任何一个逻辑函数的表达式一定是唯一的。

第8章思考题与习题8.1 在题8.1图所示电路中，A 、B 是数据输入端，K 是控制输入端，试分析在控制输入K 的不同取值下，数据输入A 、B 和输出间的关系。

(a ) (b )题8.1图解：（a ）F a =ABK+(A+B)K当K=0时，F a =(A+B) 与逻辑关系当K=1时，F a =AB 或逻辑关系（b ）一位二进制数比较器,低电平有效AB Kb1 b2 F b2 AB A K F 1b ⋅⋅=B A K ⋅=BA K +=AB B K F b ⋅⋅=3B A K ⋅=BA K +=312b b b F F K F ⋅⋅=BA K ⊕+=8.2设计一组合逻辑电路，输入为三位二进制数，输出为F 。

其功能是：输入的三位数码中有奇数个“１”时，电路的输出F 为1，否则为０。

要求用“异或”门实现该电路。

解：设三位二进制数分别为A 、B 、C由真值表可得F=m 1+ m 2 + m 4 + m 7 =A ⊕B ⊕CC B A F8.3 试用三个一位半加器实现下列函数，且不附加任何其它门。

（1）F 1（X ，Y ，X ）=Σm （1，2，4，7）（2）F 1（X ，Y ，Z ）Z Y X YZ X += （3）F 3（X ，Y ，X ）=Σm （1，3，5，6） （4）F 4（X ，Y ，X ）=X Y Z解：8.4某工厂有三个车间，每个车间各需1KW的电力。

这三个车间由两台发电机组供电，一台是1KW，另一台是2KW。

此三车间经常不同时工作，为了节省能源，又保证电力的供应，试设计一个逻辑电路，能自动完成配电任务。

解：设三个车间为A、B、C：“1”工作；“0”不工作1KW发电机为F1，2KW发电机为F2：“1”工作；“0”不工作列真值表：A B C F1F2 A B C F1F20 0 0 0 0 1 0 0 1 00 0 1 1 0 1 0 1 0 10 1 0 1 0 1 1 0 0 10 1 1 0 1 1 1 1 1 1CBAF⊕⊕=1ACBCABF2++=C8.5用两片CC4512八选一数据选择器分别生成逻辑函数Y 1和Y 2，画出接线图。

第六章门电路及组合逻辑电路第六章门电路及组合逻辑电路第⼀节门电路⼀、填空题1、门电路及由门电路组合的各种逻辑电路种类很多，应⽤⼴泛，但其中最基本的三种门电路是、和。

2、逻辑电路的两种逻辑体制中，正逻辑的⾼电平⽤表⽰，低电平⽤表⽰。

负逻辑的⾼电平⽤表⽰，低电平⽤表⽰。

3、逻辑电路中最基本的逻辑关系为、、。

⼆、判断题（正确的在括号中打“√”，错误的打“×”）（）1、处理不连续的脉冲信号的电⼦电路称为模拟电路。

（）2、逻辑电路中，⼀律⽤“1”表⽰⾼电平，⽤“0”表⽰低电平。

（）3、“与”门的逻辑功能是“有1出1，全0出0”。

（）4、“异或”门的逻辑功能是：“相同出0，不同出1”。

（）5、常⽤的门电路中，判断两个输⼊信号是否相同的门电路是“与⾮”门。

（）6、数字集成电路从器件特性可分为TTL和MOS 两⼤系列。

（）7、由分⽴元件组成的⼆极管“⾮”门电路，实际上是⼀个⼆极管反相器。

三、选择题（将正确答案的序号填⼊括号中）1、符合“或”逻辑关系的表达式是（）。

A、1+1B、1+1＝10C、1+1＝12、“与⾮”门的逻辑功能是（）。

A、全1出0，有0出1B 、全0出1，有1出0C、全1出1，有0出03、符合下列真值表6－1的是（）门电路。

A、“与”B、“或”C、“⾮”4、符合下列真值表6－2的是（）门电路。

A、“与”B、“或”C、“⾮”D、“与⾮”5、在图6－1中的四个逻辑图，能实现Y=A的电路是（）。

6、图6－2的四个电路图中，不论输⼊信号A、B为何值，输⼊Y恒为1的电路为（）。

7、满⾜图6－3所⽰输⼊输出关系的门电路是（）。

A、“与”B、“或”C、“与⾮”D、“⾮”8、满⾜图6－4所⽰输⼊输出关系的门电路是（）门。

A、“或”B、“与”C、“与⾮”D、“⾮”9、满⾜“与⾮”逻辑关系的输⼊输出波形是图6－5中的（）。

四、综合题1、如果A＝1，B=0，C=0，求下列逻辑表达式的值。

（1）Y=A+B C （2）Y＝A BC（3）Y＝A（B+C）（4）Y=CBA+A2、⽤“与⾮”门元件实现如下逻辑表达式AB+（4）Y=（A+B）（A+C）（1）Y=A+B （2）Y=AB+AC （3）Y=CD3、图6－6所⽰为三个门电路与其输⼊信号波形，试分别画出相应的输出波形。

1.（8-5中）设一位二进制半加器的被加数为A，加数为B，本位之和为S，向高位进位为C，试根据真值表1）.写出逻辑表达式2）.画出其逻辑图。

真值表：2.3.4.5.（8-5难）设一位二进制全加器的被加数为A i，加数为B i，本位之和为Si ，向高位进位为Ci，来自低位的进位为Ci-1，根据真值表1）.写出逻辑表达式2）.画出其逻辑图。

真值表：3.（8-1难）分析图示逻辑电路：1）.列真值表2）.写出逻辑表达式3）.说明其逻辑功能。

=++，根据给出的4．（8-3难*）用一个74LS138译码器实现逻辑函数Y ABC ABC ABC部分逻辑图完成逻辑图的连接。

6.（8-1难）试用2输入与非门和反向器设计一个3输入（I0、I1、I2）、3输出（L0、L1、L2）的信号排队电路。

它的功能是：当输入I0为1时，无论I1和I2为1还是0，输出L0为1，L1和L2为0；当I0为0且I1为1，无论I2为1还是0，输出L1为1，其余两个输出为0；当I2为1且I0和I1均为0时，输出L2为1，其余两个输出为0。

如I0、I1、I2均为0，则L0、L1、L2也均为0。

1).列真值表2).写出逻辑表达式3）.将表达式化成与非式4）.根据与非式画出逻辑图7.（8-1难）某个车间有红、黄两个故障指示灯，用来表示3台设备的工作情况。

如一台设备出现故障，则黄灯亮；如两台设备出现故障，则红灯亮；如三态设备同时出现故障，则红灯和黄灯都亮。

试用与非门和异或门设计一个能实现此要求的逻辑电路。

1).列真值表2).写出逻辑表达式3）.根据表达式特点将其化成与非式，或者是异或式 4）.根据化成的表达式画出逻辑图9.（8-3难）请用3-8线译码器译码器和少量门器件实现逻辑函数()()∑=7630,,，，，m A B C F 。

五，计算题（8-1易、中）有一组合逻辑电路如图8-1（a）所示，其输入信号A、B的波形如图8-1（b）所示。

问：（1）写出逻辑表达式并化简（2）列出真值表（3）画出输出波形描述该电路的逻辑功能。