常用组合逻辑电路及应用

组合逻辑电路循环一、概述组合逻辑电路是数字电路中最基本的单元，广泛应用于各种数字系统。

然而，在实际应用中，我们有时会遇到一些特殊的组合逻辑电路，它们的输出不仅取决于当前的输入，还与之前的输入状态有关。

这种具有记忆功能的组合逻辑电路被称为循环逻辑电路。

循环逻辑电路的特点是，其输出不仅与当前的输入有关，还与之前的输入状态有关。

这种特性使得循环逻辑电路具有更强的数据处理和存储能力，因此在一些复杂的数字系统中得到了广泛应用。

二、循环逻辑电路的实现实现循环逻辑电路的关键在于如何保存和更新输入状态。

常用的方法有使用触发器和寄存器等。

这些存储元件可以在时钟信号的控制下，将当前的输入状态保存下来，并在下一个时钟周期中更新为新的状态。

例如，使用D触发器实现的2位循环逻辑电路，其工作原理如下：当输入信号发生变化时，D触发器将保存当前的输入状态；在下一个时钟周期中，D触发器将根据保存的状态和新的输入信号，计算出新的输出信号。

这样，输出信号不仅与当前的输入信号有关，还与前一个时钟周期的输入信号有关。

三、循环逻辑电路的应用循环逻辑电路的应用非常广泛，例如在计数器、序列检测器、移位器等数字系统中都有应用。

下面以计数器为例说明循环逻辑电路的应用。

计数器是数字系统中常见的一种组合逻辑电路，它能够实现计数的功能。

在计数器中，通常使用循环逻辑电路来实现。

例如，使用循环逻辑电路实现的4位二进制计数器，其工作原理如下：在每个时钟周期中，计数器的状态会根据当前的输入信号和前一个状态进行更新；当计数器的状态达到最大值时，会循环回到初始状态继续计数。

这样，计数器就可以实现连续的计数功能。

除了计数器之外，循环逻辑电路还可以用于实现其他数字系统中的功能。

例如，在序列检测器中，可以使用循环逻辑电路来检测一串特定的输入信号；在移位器中，可以使用循环逻辑电路来实现数据的移位操作等。

四、循环逻辑电路的优化虽然循环逻辑电路具有很多优点，但是在实际应用中，我们还需要考虑如何优化循环逻辑电路的性能。

1 、学习目的本章的基本任务是学习逻辑代数常用基本定律、恒等式和规则;掌握逻辑代数的变换与逻辑代数的卡诺图化简；熟练掌握组合逻辑电路的分析设计方法。

为学习数字电路后续章节提供坚实的理论基础。

要求掌握得非常熟练2、本章学习要求1）应熟悉的内容A．组合逻辑电路的定义。

B．逻辑函数最简的标准。

2）应掌握的内容A．无用项（任意项）的概念，表示。

3）应熟练掌握的内容A．逻辑代数的基本定律和恒等式B．逻辑代数的基本规则。

C．逻辑函数的代数变换与化简。

D．逻辑函数的最小项表示。

逻辑符号图，真值表。

E．卡诺图化简法（二，三，四变量卡诺图的排列，逻辑函数如何填卡诺图，逻辑相邻，化简步骤）。

F．组合逻辑电路的分析和设计方法。

G．组合逻辑电路中的竞争冒险产生的原因，类型，会用增加冗余项的方法消除冒险。

3、本章重点难点分析1）注意逻辑运算的优先顺序，按高到低排为：“非”，“与”，“或”。

在运用对偶和反演规则时注意不能改变优先顺序。

2）对偶规则和反演规则在变换时，反号不做变换。

3）掌握P90表3.1.1的定律（注意等号两边的形式）思考：L A BC D E L ,?=+++=已知A(B C)D E=+AB+AC+BC=AB+AC增项消项法：AB+AC+BC D =AB+AC推论思考：AB+AC+BC(D+F)=?=AB+AC增加BC消去BC组合逻辑电路中消除冒险组合逻辑电路化简代数化简法：运用逻辑代数的基本定律和恒等式进行化简的方法。

1=+A A ABB A =+方法：并项法:吸收法：A + AB = A消去法：BA B A A +=+C AB AB +=CAB +=配项法：CA =AB +BA F E BCD AB A L =++=)(C B C A AB L ++=C B A AB )(++=A+AB=A+B C B C A AB L ++=CB A AC A AB )(+++=C B A C AB C A =AB +++C B A C B A L +=BA C CB A =+=)()()(B C A C A C AB AB +++=1=+A A 5）逻辑函数的代数化简与化简法主要掌握“与或”表达式的化简，其余形式可变换成“与或式”再化简。

第三章组合逻辑电路基本知识点*组合逻辑电路的特点*组合逻辑电路功能的表示方法及相互转换*组合逻辑电路的分析方法和设计方法*常用集成组合逻辑电路的逻辑功能、使用方法和应用举例*组合逻辑电路中的竞争–冒险现象及消除竞争–冒险现象的常用方法3.1概述在数字电路中根据逻辑功能的不同特点，可将其分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。

组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出状态仅取决于该时刻的输入状态，与电路原来的状态无关。

在电路结构上的特点是：它是由各种门电路组成的，而且只有从输入到输出的通路，没有从输出到输入的反馈回路。

由于组合逻辑电路的输出状态与电路的原来状态无关，所以组合逻辑电路是一种无记忆功能的电路。

由此可知第二章中介绍的各种门电路都属于组合逻辑电路。

描述一个组合逻辑电路逻辑功能的方法很多，通常有：逻辑函数表达式、真值表、逻辑图、卡诺图、波形图五种。

它们各有特点，又相互联系，还可以相互转换。

3. 2逻辑功能各种表示方法的特点及其相互转换一、逻辑功能各种表示方法的特点1、逻辑函数表达式逻辑表达式是用与、或、非等基本运算来表示输入变量和输出函数因果关系的逻辑代数式。

其特点是形式简单、书写方便，便于进行运算和转换。

但表达式形式不唯一。

2、真值表真值表是根据给定的逻辑问题，把输入变量的各种取值的组合和对应的输出函数值排列成表格。

其特点是：直观、明了，可直接看出输入变量与输出函数各种取值之间的一一对应关系。

真值表具有唯一性。

3、逻辑图逻辑图是用若干基本逻辑符号连接成的电路图。

其特点是：与实际使用的器件有着对应关系，比较接近于实际的电路，但它只反映电路的逻辑功能而不反映电气参数和性能。

同一种逻辑功能可以用多种逻辑图实现，它不具备唯一性。

4、卡诺图卡诺图是按相邻性原则排列的最小项的方格图。

它实际上是真值表的特定的图示形式。

其特点是在化简逻辑函数时比较直观容易掌握。

卡诺图具有唯一性，但化简后的逻辑表达式不是唯一的。

组合逻辑电路的逻辑功能特点1. 什么是组合逻辑电路？组合逻辑电路，听起来挺复杂的，但其实它就像我们生活中的小工具，随处可见，功能却相当强大。

简单来说，组合逻辑电路是一种电路，输出的结果完全依赖于输入的状态，而不是过去的历史。

就好比你点了外卖，今天想吃炸鸡，那你就会得到一份炸鸡，明天想吃寿司，你点的就变成了寿司。

没错，组合逻辑电路就是这么灵活，能根据输入“立马”给出对应的输出。

想象一下，一个小型餐厅的厨师，如果你告诉他今天想吃意大利面，他立刻就会准备意大利面，而不是再问你昨天吃了什么。

这种实时响应的特性就是组合逻辑电路的魅力所在。

它不需要记忆，不受以前的影响，只看当下的输入，这种特点让它在各种应用中大放异彩，比如计算机、汽车电子和家电控制等。

2. 组合逻辑电路的基本功能2.1 逻辑运算说到组合逻辑电路，逻辑运算是它的“主菜”。

像是“与”、“或”、“非”等基本运算，就像我们日常生活中常用的调味料，虽然简单，但缺一不可。

想象一下，两个开关，一个是“灯”，一个是“开关”。

如果你想开灯，两个开关都得“开”，这就是“与”运算。

而如果你只想要其中一个开，那就用“或”运算，任意一个开关打开，灯就亮了。

2.2 选择与优先级在组合逻辑电路中，还有个有趣的概念就是“选择”。

当输入有多种选择时，电路会根据预设的规则来决定输出，想象一下在快餐店排队，今天想吃汉堡，明天想吃沙拉。

这个“选择”的过程就像是电路中的选择器，确保你每次都能点到想要的食物。

而优先级就像是妈妈的叮嘱，总是有些事儿比其他事儿更重要。

比如说，如果你在厨房里炒菜，同时还想煮汤，结果你发现锅太小，那就得优先炒菜，再煮汤，这就是组合逻辑电路处理输入时会遵循的优先级原则。

3. 组合逻辑电路的应用场景3.1 计算器组合逻辑电路最常见的应用之一就是计算器，没错，就是你每天都在用的那个。

你输入“2 + 3”，瞬间就能看到“5”。

这里的每一步都是一个组合逻辑电路在为你服务，尽管你看不见，但它却默默在你身边，帮你完成数学的“魔法”。

组合逻辑电路设计中的优化与综合方法在现代电子工程领域，组合逻辑电路被广泛应用于数字电路系统的设计与实现。

而为了提高电路的性能和效率，探索组合逻辑电路设计中的优化与综合方法变得尤为重要。

本文将介绍一些常用的组合逻辑优化与综合方法及其应用。

一、组合逻辑电路设计中的优化方法1. 真值表最小化方法真值表最小化方法是一种常见的优化方法，可以通过合并具有相同输出的输入组合来降低电路的复杂度。

常用的真值表最小化方法包括卡诺图法和奎因-麦克拉斯基法。

卡诺图法通过可视化地表示真值表，并找到最小化的逻辑表达式。

它将真值表中的minterms（输出为1的输入组合）通过与运算组合在一起，形成更简洁的逻辑表达式。

而奎因-麦克拉斯基法则是将真值表中的minterms进行合并，形成更简化的逻辑表达式。

2. 电路代数化简方法电路代数化简方法使用布尔代数的规则来分析和化简逻辑电路。

这些规则包括德摩根定律、吸收定律、分配定律等，可以通过对逻辑表达式的代数运算来实现电路的优化。

例如，德摩根定律可以帮助我们将逻辑表达式中的与运算转化为或运算，或者将逻辑表达式中的或运算转化为与运算，从而实现逻辑电路的简化。

3. 优先级编码方法优先级编码方法是指通过对输入和输出进行编码，将复杂的逻辑电路转化为较简单的优先级编码电路。

这种方法可以有效地减少逻辑门的数量和电路延迟。

通过将输入和输出信号编码为优先级，可以减少逻辑门之间的连线，并提高电路的整体性能。

这种方法在高速、低功耗的电路设计中得到了广泛的应用。

二、组合逻辑电路设计中的综合方法1. 逻辑合成方法逻辑合成方法是将高级语言描述的电路功能转化为门级电路结构的方法。

这种方法通过使用逻辑综合工具，将设计者提供的高级语言代码转化为具体的逻辑门电路。

逻辑合成方法可以提高电路设计的效率和可靠性，减少设计者的工作量。

在需要设计大规模复杂逻辑电路时，逻辑合成方法尤为重要。

2. 约束驱动的综合方法约束驱动的综合方法是指根据设计规范和约束条件，通过综合工具自动生成电路的最优结构。

第三章组合逻辑电路一、概述1、概念逻辑电路分为两大类：组合逻辑电路和时序逻辑电路数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路2、组合逻辑电路的方框图和特点（1）方框图和输出函数表达式P63输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响3、组合逻辑电路逻辑功能表示方法有输出函数表达式、逻辑电路图、真值表、卡诺图4、组合逻辑电路的分类（1）按功能分类常用的有加法器、比较器、编码器、译码器等（2）按门电路类型分类有TTL、CMOS（3）按集成度分类小、中、大、超大规模集成电路二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 10 0 0 1=1=1=1CDY1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器三、组合逻辑电路的设计方法1、概念根据要求，最终画出组合逻辑电路图，称为设计2、步骤（1）确定输入输出变量个数（2）输入输出变量的状态与逻辑0或1对应（3）列真值表（4）根据真值表写出输出变量的逻辑表达式（5）对逻辑表达式化简，写出最简逻辑表达式（6）根据逻辑表达式，画出逻辑电路图例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机第一步：输入变量3个，输出变量2个第二步：雷达启动为1、发电机发电状态为1第三步：A B C X Y0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1第四步：卡诺图化简第五步：写逻辑表达式第六步：画逻辑电路图四、常用中规模标准组合模块电路一些常用的组合逻辑电路，如编码器、译码器、加法器等制成中规模电路，称为中规模标准组合模块电路1、半加器进行两个1位二进制数相加的加法电路称为半加器，如图3-11所示真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1根据真值表，写出逻辑表达式如下：S=AB+AB=A⊕BC=AB2、全加器即带低位上产生的进位的加法器真值表如下：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，卡诺图化简后写出逻辑表达式如下：S i=A i⊕B i⊕C i-1C i=A i B i+C i-1(A i⊕B i)（为便于实现）根据逻辑表达式，画出电路图如图3-13所示3、加法器可以实现多位二进制数加法的电路（1）串行进位加法器低位全加器的进位输出端连到高位全加器的进位输入端，如图3-3所示（2）超前进位加法器C i=A i B i+C i-1(A i⊕B i)= A i B i+C i-1(A i B i+ A i B i）= A i B i C i-1+A i B i C i-1 +A i B i C i-1+ A i B i C i-1=A i B i+ B i C i-1+ A i C i-1= A i B i+C i-1（A i+B i）令P i=A i+B i，称P i为第i位的进位传输项，令G i=A i B i,称G i 为第i位的进位产生项，则第0位的进位为C0=G0+P0C-1,第1位的进位为C1=G1+P1 C0, C0带入C1，消去C0，得C1=G1+P1（G0+P0 C-1），同理，得C2= G2+P2（G1+ P1（G0+P0 C-1）），，C3= G3+ P3（G2+ P2（G1+P1（G0+P0 C-1））），即知道相加的二进制数的各位和最低位进位就可以超前确定进位，提高了速度，如图3-4所示4、乘法器完成两个二进制乘法运算的电路（1）乘法器P85（2）并行乘法器P855、数值比较器比较二进制数大小，输入信号是要比较的数，输出为比较结果（1）1位数值比较器A B M G L0 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0M=ABG=AB+AB= AB+AB（便于逻辑实现）L=AB逻辑电路图如图3-5所示（2）4位数值比较器多位二进制数比较大小，先看最高位情况，如相等再看次高位情况，以此类推4位比较器为例，8个输入端（A3A2A1A0，B3B2B1B0），三个输出端（L，G，M）A>B，则A3>B3，或A3=B3且A2>B2，或A3=B3，A2=B2，A1>B1，或A3=B3，A2=B2，A1=B1，A0>B0设定AB的第i位比较结果为L i=A i B i，G i=A i B i+A i B i，M i=A i B i，则L=L3+G3L2+G3G2L1+G3G2G1L0同理, A=B 时，G=G3G2G1G0，A<B时，M=M3+G3M2+G3G2M1+G3G2G1M0,因A不大于也不等于B时即小于B，故M=LG=L+G（便于逻辑实现）逻辑电路图如P87图3-18所示（3）集成数值比较器4位数值比较器封装在芯片中，构成4位集成数值比较器，74ls85真值表如图3-6所示考虑到级联，增加了级联输入端（更低位的比较结果），级联时，如构成8位数值比较器，低四位比较结果为高四位数值比较器的级联输入端，而低四位的级联输入端应结为相等的情况（010），74ls85级联如图3-7所示cc14585真值表如图3-8所示，cc14585级联如图3-9所示6、编码器将输入信号用二进制编码形式输出的器件，若有N个输入信号，假设最少输出编码位数为m位，则2m-1<N<2m（1）二进制编码器以2位输出编码为例输入输出I0I1I2I3Y1Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1故Y1=I2+I3，Y0=I1+I3逻辑电路图如P89图3-22所示但当不止一个输入端有编码要求时该电路不能解决问题（2）二进制优先编码器3位二进制优先编码器为例8个输入端为I0~I7，输出端为Y2~Y1,假设I7的编码优先级最高，则对应真值表为：输入输出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××0 0 0 0 ××××××0 1 0 0 1 ×××××0 110 1 0 ××××0 1110 1 1 ×××0 1111 1 0 0 ××0 11111 1 0 1 ×0 111111 1 1 0 0 1111111 1 1 1 “×”为任意值根据真值表，列出逻辑表达式如P90所示，逻辑图过于麻烦，略以上为低电平有效的情况，高电平有效真值表如图3-10所示，得A2=I4+I5+I6+I7,A1=I2+I3+I6+I7，A0=I1+I3+I5+I7, 逻辑图便于实现（3）8线-3线编码器74ls148编码器图形符号如图3-11所示，真值表如图3-12所示74ls148编码器级联，注意控制信号线的连接，级联图如图3-13所示选通信号有效，当高位芯片输入不全为1时，选通输出端为1，低位芯片不工作且二进制反码输出端为1，与门受高位芯片二进制反码输出端影响，扩展输出端为0，作为A3，根据输入情况不同，得编码0000~0111；选通信号有效，当高位芯片输入全为1时，高位芯片不工作，选通输出信号为0，低位芯片工作，高位芯片扩展输出端为1，作为A3，高位芯片二进制反码输出端全1，与门受低位芯片二进制反码输出端影响，根据输入情况不同，得编码1000~1111，即实现16线-4线编码器功能（4）9线-4线编码器74ls147编码器图形符号、真值表如图3-14所示注意，其输出对应十进制数的8421BCD码的反码（5）码组变换器将输入的一种编码转换为另一种编码的电路参见P92例3-5原理：加0011和加1011的原因7、译码器译码是编码的逆过程，将二进制代码转换成相应十进制数输出的电路（1）3线-8线译码器真值表如图3-15所示逻辑表达式如下：Y0=CBA、Y1=CBA……Y6=CBA、Y7=CBA（2）集成3线-8线译码器74LS138译码器符号如图3-16所示，真值表如图3-17所示注意三个选通信号，在级联时的作用，级联如图3-18所示74LS138译码器典型应用如图3-19所示（3）集成4线-10线译码器74LS42符号如图3-20所示，真值表如图3-21所示逻辑表达式如图3-22所示（4）显示译码器是用来驱动显示器件的译码器（A）LED数码管电能---光能（发光二极管构成）具有共阴极和共阳极两种接法，如图3-23所示，注意非公共端连接高电平或低电平时要串接限流电阻（B）显示译码器74LS47（驱动LED为共阳极接法的电路，驱动共阴极要用74LS48）引脚图如图3-24所示，真值表如图3-25所示要具有一定的带灌电流负载能力才能驱动LED相应段发光，显示效果如P99图3-35所示附加控制端用于扩展电路功能：灯测试输入LT：全亮灭零输入RBI：将不需要的“0”不显示以使得要显示的数据更醒目灭灯输入\灭零输入BI\RBO:作为输入使用，一旦为0则灯灭。