信号完整性名词解释

信号完整性基础知识术语、符号和缩略语术语1．信号完整性（Signal Integrity）信号完整性是指信号在信号线上的质量。

信号具有良好的信号完整性是指当在需要的时候具有所必需达到的电压电平数值。

2．传输线（Transmission Line）传输线是一个网络（导线），并且它的电流返回到地或电源。

3．特性阻抗（Characteristic Impedance）组成信号传输回路的两个导体之间存在分布电感和分布电容，当信号沿该导体传输时，信号的跃变电压（V）和跃变电流（I）的比值称为特性阻抗（Z0），即Z0=V/I。

4．反射（Reflection）反射就是在传输线上的回波。

信号功率（电压和电流）的一部分传输到线上并达到负载处，但是有一部分被反射了。

如果源端与负载端具有相同的阻抗，反射就不会发生。

5．串扰（Crosstalk）串扰是两条信号线之间的耦合。

信号线之间的互感和互容引起线上的噪声。

容性耦合引发耦合电流，而感性耦合引发耦合电压。

6．过冲（Overshoot）过冲就是第一个峰值或谷值超过设定电压。

对于上升沿是指最高电压，而对于下降沿是指最低电压。

过分的过冲能够引起保护二极管工作，导致过早地失效。

7．下冲（Undershoot）下冲是指下一个谷值或峰值。

过分的下冲能够引起假的时钟或数据错误（误操作）。

8．电路延迟指信号在器件内传输所需的时间（T pd）。

例如，TTL的电路延迟在3 ~ 20nS 范围。

9．边沿时间器件输出状态从逻辑低电平跃变到高电平所需要的时间（信号波形的10~90%），通常表示为上升沿（T r）。

器件输出状态从逻辑高电平下降到低电平所需要的时间（信号波形的90~10%），通常表示为下降沿（T f）。

10．占空比偏斜信号传输过程中，从低电平到高电平的转换时间与从高电平到低电平的转换时间之间的差别，称为占空比偏斜。

TTL和CMOS信号的占空比偏斜问题较为突出，主要是因为其输出的上升沿和下降沿延迟不同。

芯片设计中的信号完整性与时序优化芯片设计是现代电子技术领域中的重要一环，而其中的信号完整性和时序优化更是至关重要的问题。

在当前高速、大规模集成电路的设计中，信号完整性和时序优化对电路性能和可靠性起着决定性的作用。

本文将从理论和实践两方面探讨芯片设计中信号完整性和时序优化的相关内容。

1. 信号完整性信号完整性是指保证信号在传输过程中不发生失真、干扰或衰减的能力。

在芯片设计中，信号完整性的提高是确保电路正常工作和数据可靠传输的基础。

下面介绍一些常见的信号完整性问题及其解决方法。

1.1 反射反射是信号完整性中常见的问题之一，它指的是信号在传输线上到达终端时，一部分能量反射回发送端，导致信号失真和抖动。

为了解决这个问题，可以使用终端阻抗匹配和终端终止电阻来减少反射的影响。

1.2 串扰串扰是信号完整性中另一个重要问题，它指的是信号在传输过程中受到相邻信号的干扰，导致信号质量下降。

为了减少串扰，可以采取减小信号线之间的距离、增加屏蔽层和引入阻抗匹配等措施。

1.3 信号功率衰减信号功率衰减是指信号在传输过程中的能量损失，导致信号变弱，难以被接收端正确解读。

为了解决信号功率衰减，可以采取合理的功率管理策略，包括增加信号驱动能力和优化传输线的设计等。

2. 时序优化时序优化是芯片设计中的另一个重要方面，它主要涉及到电路中各个时钟边沿之间的时间关系。

时序优化的目标是保证电路的正常工作，并尽可能减少时序违规和噪声干扰。

下面介绍一些常用的时序优化技术。

2.1 时钟树设计时钟树是芯片中时钟信号传输的网络，其设计合理与否对芯片的性能和功耗有着直接的影响。

在时钟树设计中，需要考虑时钟延迟、抖动、功耗等因素，并进行合理的布线和分层设计。

2.2 数据路径分析数据路径是芯片中数据信号传输的路径，而数据路径分析则是对数据路径中的时序关系进行分析和优化。

通过数据路径分析，可以提前发现时序违规和潜在的时序问题，并进行合理的调整和优化。

2.3 前端设计与后端布局芯片设计中的前端设计和后端布局是时序优化的两个关键环节。

集成电路设计中的信号完整性分析与优化随着现代电子技术的发展，集成电路已经成为大部分电子产品中不可或缺的一部分。

在集成电路设计中，信号完整性是一个绕不开的话题。

在高速集成电路系统中，信号完整性的保障至关重要。

本文将阐述集成电路设计中信号完整性的重要性，以及分析和优化信号完整性的方法。

一、信号完整性的概念信号完整性通常指的是信号在途中受到的损耗、反射和干扰等影响对信号质量的影响。

在高速集成电路设计中，主要涉及到共模噪声、串扰、时钟漂移、功率噪声等问题，这些问题都会对信号完整性产生负面影响。

在集成电路设计中，信号完整性对于电路性能的保障至关重要。

如果信号完整性存在问题，会导致信号失真、时序误差、电磁兼容性（EMC）问题等，从而影响产品的可靠性和性能。

因此，在高速集成电路设计中保障信号完整性已经成为了一项必须考虑的关键任务。

二、信号完整性分析与优化1.仿真与分析在设计一款高速集成电路时，仿真和分析是保障信号完整性的最基本手段。

信号完整性分析通常是通过工具仿真来完成的，主要包括电磁仿真、功率完整性仿真和时钟完整性仿真等。

通过仿真可以得到各种信号参数，如传输速率、时延、噪声干扰等，并以此为基础进行信号完整性的下一步优化。

2.布局与设计在信号完整性的优化中，良好的布局和设计也是至关重要的。

首先，需要避免布线的过长、过细，以免引发串扰、反射等问题。

其次，布局中会遵循规定的电性长度，以保证严格的时间同步，从而最大限度地减少时钟漂移、时序误差等问题。

3.电源和地线的设计在高速集成电路系统中，电源和地线的设计也是信号完整性的关键因素。

电源和地线的引入会造成电压变化和噪声产生，因此需要进行合理的布线。

在设计中应该避免信号线和电源/地线平行布线，以减少串扰和互感耦合的发生。

4.屏蔽和滤波为了进一步减少信号噪声和串扰，信号屏蔽和滤波也是信号完整性优化的常用方法。

具体来说，可以使用屏蔽罩、滤波器等措施来减少信号噪声和干扰。

5.仿真和测试信号完整性的评估离不开仿真和测试。

第一章概论狭义的信号完整性（SI），是指信号电压（电流）完美的波形形状及质量。

广义的信号完整性（SI），指在高速产品中，由互连线引起的所有信号电压电平和电流不正常现象，包括：噪声、干扰和时序等。

由于物理互连造成的干扰和噪声，使得连线上信号的波形外观变差，出现非正常形状的变形，称为信号完整性被破坏。

信号完整性问题是物理互连在高速情况下的直接结果。

信号完整性强调信号在电路中产生正确响应的能力。

信号无失真：信号经过一个系统后，各个参数被等比例地放大或缩小。

高速的含义：（严格地，高频不一定高速，低频也不一定低速）当系统中的数字信号的上升边小于1ns或时钟频率超过100MHz时，我们称之为高速运行。

物理互连的电阻、电容、电感和传输线效应影响了系统性能。

作者Eric将后果归结为四类SI问题：反射(reflection)；串扰(crosstalk)；电源噪声（同步开关SSN、地弹、轨道塌陷）；电磁干扰(EMI)。

反射(reflection)是指传输线上有回波。

信号功率（电压和电流）的一部分经传输线上传输到负载端，但是有一部分被反射回来形成振铃（ringing），振铃就是反复出现过冲和下冲。

（过冲是指第一个峰值或谷值超过设定电压；下冲类似）。

振铃现象实际上是由阻抗突变产生的反射引起的。

减小阻抗突变问题的方法就是让整个网络中的信号所感受的阻抗保持不变当信号从驱动源输出时，构成信号的电流和电压将互连线看做一个阻抗网络。

当信号沿网络传播时，它不断感受到互连线引起的瞬态阻抗变化。

如果信号感受到的阻抗保持不变，则信号就保持不失真。

一旦阻抗发生变化，信号就会在变化处产生反射，并在通过互连线的剩余部分时发生失真。

如果阻抗改变的程度足够大，失真就会导致错误的触发。

串扰crosstalk)是指两个不同的电性能网络之间的相互作用。

通常，每一个网络既产生串扰，也会被干扰。

电源噪声主要指同步开关噪声（SSN）。

地弹是返回路径中两点之间的电压，它是由于回路中电流变化而产生的。

电气工程中的信号完整性分析在当今高度数字化和信息化的时代，电气工程领域的发展日新月异。

从智能手机到超级计算机，从医疗设备到航空航天系统，电子设备在我们的生活中无处不在。

而在这些复杂的电子系统中，信号完整性成为了确保设备性能稳定、可靠运行的关键因素。

信号完整性，简单来说，就是指信号在传输过程中保持其准确性、完整性和及时性的能力。

如果信号在传输过程中出现失真、衰减、反射、串扰等问题，就可能导致系统性能下降、误码率增加、甚至系统故障。

因此，对电气工程中的信号完整性进行深入分析和研究具有极其重要的意义。

首先，让我们来了解一下信号完整性问题产生的原因。

信号在传输线上传播时，会遇到各种阻抗不匹配的情况。

比如，当信号从驱动源输出，经过传输线到达负载时，如果驱动源的输出阻抗、传输线的特性阻抗和负载的输入阻抗不匹配，就会引起信号的反射。

反射的信号会与原信号叠加，导致信号波形失真。

此外，相邻传输线之间的电磁耦合会产生串扰，使得相邻信号之间相互干扰。

同时，传输线的损耗会导致信号的衰减，从而影响信号的强度和质量。

为了分析信号完整性问题，我们需要一些重要的工具和技术。

时域反射计（TDR）就是其中之一。

TDR 可以通过向传输线发送一个快速上升的脉冲，并测量反射回来的脉冲，来确定传输线中的阻抗不连续点和故障位置。

另一个常用的工具是示波器，它可以直观地显示信号的波形，帮助我们观察信号的失真、噪声等问题。

此外，还有一些仿真软件，如ADS、HFSS 等，可以在设计阶段对电路进行建模和仿真，预测可能出现的信号完整性问题，并提前采取优化措施。

在实际的电气工程应用中，信号完整性问题在高速数字电路中尤为突出。

随着数字信号的频率不断提高，信号的上升时间和下降时间变得越来越短，这对信号传输的要求也越来越高。

例如，在计算机主板上，高速的总线信号需要在严格的时序要求下进行传输，如果出现信号完整性问题，可能会导致数据传输错误，影响计算机的性能。

在通信系统中，高速的射频信号也需要保持良好的完整性，以确保信号的质量和传输距离。

3.2 信号完整性仿真3.2.1 信号完整性基础高速PCB的信号线必须按照传输线理论去设计，否则就会产生反射、串扰、过冲和下冲等问题而严重影响信号的完整性。

信号完整性是指信号在电路中以正确的时序和电压作出响应的能力。

如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。

反之，当信号不能正常响应时，就出现了误触发、阻尼振荡、过冲、欠冲等时钟间歇振荡和数据出错等信号完整性问题。

当频率超过50MHz或信号上升时间Tr小于6倍传输线延时时，系统的设计必然面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。

以下是印象信号完整性的一些现象。

①反射反射就是信号在传输线上的回波现象。

此时信号功率没有全部传输到负载处，有一部分被反射回来了。

在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。

如果二者阻抗不匹配就会引起反射，负载会将一部分电压反射回源端。

根据负载阻抗和源阻抗的关系大小相同，反射电压可能为正，也可能为负。

如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接受数据错误。

如果在时钟信号上可能引起时钟沿不单调，进而引起误触发。

一般布线的几何形状、不正确的线端接、经过连接器的传输以及电源平面的不连续等因素均会导致此类反射。

；另外常有一个输出多个接收，这时不同的布线策略产生的反射对每个接收端的影响也不相同，所以布线策略也是影响反射的一个不可忽视的因素。

②串扰在所有的信号完整性问题中，串扰现象是非常普遍的。

串扰可能会出现在芯片内部，也可能出现在电路板、连接器、芯片封装以及线缆上。

串扰是指在两个不同的电性能之间的相互作用。

产生串扰被称为Aggressor，而另一个收到串扰的被称为Victim。

通常，一个网络既是入侵者，又是受害者。

振铃和地弹都属于信号完整性问题中单信号线的现象，串扰则是自同一块PVB板上的两条信号线与地平面引起的，故也称为三线系统。

电子设计中的信号完整性分析在电子设计过程中，信号完整性分析是非常重要的一部分。

信号完整性是指在信号传输过程中保持信号的准确性、稳定性和可靠性，确保信号不会失真或受到干扰。

在现代高速电子设备和系统中，信号完整性分析变得尤为关键，因为高速信号传输会受到许多因素的影响，如信号衰减、延迟、串扰和反射等问题。

信号完整性分析最常见的方法之一是使用传输线理论。

在高速信号传输中，信号被视为在传输线上传输的电磁波，传输线上的阻抗、衰减、延迟等参数都会影响信号的传输质量。

因此，通过对传输线的参数进行建模和仿真，可以帮助设计工程师分析和优化信号的传输性能。

另外，时域分析和频域分析也是信号完整性分析的重要工具。

时域分析可以用来研究信号在时间轴上的波形变化，包括上升时间、下降时间、峰值电压等参数；而频域分析则可以用来研究信号在频率域上的频谱信息，包括频率响应、谐波失真等参数。

通过时域分析和频域分析，设计工程师可以更全面地了解信号的特性和传输过程中可能出现的问题。

除了传输线建模和时频域分析，设计工程师还可以通过仿真软件进行信号完整性分析。

仿真软件可以模拟不同信号在设计电路中的传输过程，帮助工程师快速找出潜在的问题并优化设计方案。

通过仿真软件，设计工程师可以对不同参数进行调整，如传输线长度、阻抗匹配、信号的波形和频谱，以达到最佳的信号完整性。

此外，设计工程师在进行信号完整性分析时还需要考虑一些其他因素，如接地设计、功率分配、EMI（电磁干扰）和ESD（静电放电）等。

这些因素都可能会对信号的传输过程造成影响，设计工程师需要综合考虑这些因素，以保证信号的可靠传输和稳定性。

总的来说，在电子设计中的信号完整性分析是保证高速电子系统可靠性和稳定性的关键步骤。

通过传输线建模、时频域分析、仿真软件以及综合考虑其他因素，设计工程师可以找出潜在的问题并优化设计方案，确保信号的准确传输和稳定性，从而提高电子系统的性能和可靠性。

通过不断学习和应用信号完整性分析的方法，设计工程师可以更好地应对日益复杂的电子系统设计挑战，推动电子科技的发展。

信号完整性信号完整性是指信号在传输路径上的质量，信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。

差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。

目前一般讨论的信号完整性基本上以研究数字电路为基础，研究数字电路的模拟特性。

主要包含两个方面：信号的幅度(电压)和信号时序。

与信号完整性噪声问题有关的四类噪声源：1、单一网络的信号质量2、多网络间的串扰3、电源与地分配中的轨道塌陷4、来自整个系统的电磁干扰和辐射当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片管脚时，该电路就有很好的信号完整性。

当信号不能正常响应或者信号质量不能使系统长期稳定工作时，就出现了信号完整性问题。

信号完整性主要表现在延迟、反射、串扰、时序、振荡等几个方面。

一般认为，当系统工作在50MHz时，就会产生信号完整性问题，而随着系统和器件频率的不断攀升，信号完整性的问题也就愈发突出。

元器件和PCB 板的参数、元器件在PCB板上的布局、高速信号的布线等这些问题都会引起信号完整性问题，导致系统工作不稳定，甚至完全不能正常工作。

阻抗不连续引起的信号反射导致信号完整性问题保证阻抗一致连续性的策略1.仔细设计系统叠层结构，按一致阻抗设计原则来决定各个布线层传输线的物理和几何参数，达到期望阻抗。

2.仔细设计信号回流路径，保证回流路径完整性，为传输线提供一致的参考平面。

3.按阻抗匹配设计原则，在传输路径的适当位置放置匹配电阻来控制反射。

4.仔细设计整个传输路径的拓扑结构，尽量减小分支数量和减小STUB线的长度。

（分支，并联，阻抗不匹配）3W原则：如果两导线间的间距大于线宽3倍以上，可以忽略耦合影响。

信号完整性是指在信号线上的信号质量。

当电路中信号能以要求的时序和电压幅度到达接收端时，该电路就有很好的信号完整性；当信号不能正常响应或者信号质量不能使系统长期稳定工作时，就出现了信号完整性问题。

板级信号完整性主要表现为延迟、反射、串扰、同步切换噪声、过冲和下冲、地弹、振铃和EMI(Electro Magnetic Interference)即电磁干扰等几方面。

延迟是指信号在PCB板上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。

信号的延迟会对系统的时序产生影响，过长的延迟可导致时序混乱，由于本系统采用多块电路板级联结构设计，信号在单块PCB上的延时可以忽略，但在板级间通过接插件的传输，尤其是顶层板到底层板的信号传输，需要通过中间两块板，信号的走线路程相对很长，时间的延迟不可忽略。

为此，系统选用性能良好尤其电气特性良好的接插件，同时考虑关键控制信号要尽可能减少传输路程，布局布线时优先考虑。

反射是在传输线上的回波，信号经过传输线将一部分功率传给负载的同时，由于阻抗不匹配，有一部分能量反射回源端。

如果阻抗匹配（源端阻抗、传输线阻抗与负载阻抗相等），信号全部传给负载，反射不会发生。

减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为零。

具体做法是在靠近源端的地方串联进去一几十欧姆的电阻，该方法简单有效，消耗功率小。

串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。

过大的串扰可能引发电路的误触发，导致系统无法正常工作。

串扰是由电磁耦合形成的，根据容性耦合和感性耦合的不同，产生的干扰有互容串扰和互感串扰。

互容串扰是信号线间的容性耦合，当信号线在一定长度上靠得比较近的时候就会发生，客服的方法有两种，适当减少两根走线间的并行距离和在两根走线间穿插地线。

互感串扰是由布线时产生的环路引起的，克服的办法是在布线时避免环路的出现。

信号完整性（Signal Integrity）：就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收端，我们就称该信号是完整的。

信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。

差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。

主要的信号完整性问题包括反射、振荡、地弹、串扰等。

信号完整性的一些基本概念传输线（Transmission Line）：由两个具有一定长度的导体组成回路的连接线,我们称之为传输线,有时也被称为延迟线。

集总电路（Lumped circuit）：在一般的电路分析中,电路的所有参数,如阻抗、容抗、感抗都集中于空间的各个点上,各个元件上,各点之间的信号是瞬间传递的,这种理想化的电路模型称为集总电路。

分布式系统(Distributed System)：实际的电路情况是各种参数分布于电路所在空间的各处,当这种分散性造成的信号延迟时间与信号本身的变化时间相比已不能忽略的时侯,整个信号通道是带有电阻、电容、电感的复杂网络,这就是一个典型的分布参数系统。

上升/下降时间（Rise/Fall Time）：信号从低电平跳变为高电平所需要的时间,通常是量度上升/下降沿在10%-90%电压幅值之间的持续时间,记为Tr。

截止频率（Knee Frequency）：这是表征数字电路中集中了大部分能量的频率范围（0.5/Tr）,记为Fknee,一般认为超过这个频率的能量对数字信号的传输没有任何影响。

特征阻抗（Characteristic Impedance）：交流信号在传输线上传播中的每一步遇到不变的瞬间阻抗就被称为特征阻抗,也称为浪涌阻抗,记为Z0。

可以通过传输线上输入电压对输入电流的比率值(V/I)来表示。

传输延迟（Propagation delay）：指信号在传输线上的传播延时,与线长和信号传播速度有关,记为tPD。

微带线（Micro-Strip）：指只有一边存在参考平面的传输线。

微电子器件的信号完整性分析在当今高度数字化和集成化的电子世界中，微电子器件的性能和可靠性在很大程度上取决于信号的完整性。

信号完整性是指在信号传输过程中，保持信号的准确性、完整性和时序正确性，以确保电子系统能够正常、稳定地工作。

微电子器件的信号传输路径通常包括芯片内部的布线、封装引脚、电路板走线以及连接器等。

在这个复杂的传输过程中，存在着多种因素可能会影响信号的完整性。

首先，信号的反射是一个常见的问题。

当信号在传输路径中遇到阻抗不连续的点时，部分信号会被反射回来，与原始信号叠加，导致信号失真。

例如，在电路板走线中，线宽的突然变化、分支点或者不同层之间的过渡都可能引起阻抗的不连续。

其次，串扰也是不容忽视的。

相邻的信号线路之间会存在电磁耦合，使得一条线路上的信号对另一条线路产生干扰。

这种串扰在高速数字信号传输中尤为明显，可能导致误码和信号时序的偏差。

信号的衰减和损耗也是影响信号完整性的重要因素。

信号在传输过程中会因为电阻、电容和电感等寄生参数的存在而逐渐减弱。

特别是在高频信号传输中，趋肤效应和介质损耗会使信号的能量大量损失。

为了分析和解决这些信号完整性问题，我们需要借助一系列的工具和技术。

时域反射计（TDR）是一种常用的测试设备，它可以通过向传输线发送一个脉冲信号，并测量反射信号的时间和幅度，来确定阻抗不连续的位置和程度。

眼图分析是评估高速数字信号质量的重要方法。

通过叠加多个信号周期的波形，可以直观地观察到信号的幅度、上升时间、下降时间和抖动等特征。

一个清晰、张开的眼图表示信号质量良好，而一个模糊、闭合的眼图则意味着存在信号完整性问题。

此外，电磁场仿真软件在信号完整性分析中也发挥着重要作用。

通过建立电子器件和传输路径的三维模型，可以精确地计算电磁场分布和信号传输特性，从而预测和优化信号的完整性。

在电路设计阶段，就应该考虑信号完整性的问题。

合理的布线规划是关键，例如保持线间距均匀、减少走线的弯曲和分支、采用阻抗控制布线等。

抄板技术之信号完整性的定义
信号完整性是指信号在电路中能以正确的时序和电压做出响应的能力，是信号未受到损伤的一种状态，它表示信号在信号线上的质量。

延迟（Delay）
延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。

信号的延迟会对系统的时序产生影响，传输延迟主要取决于导线的长度和导线周围介质的介电常数。

在高速数字系统中，信号传输线长度是影响时钟脉冲相位差的最直接因素，时钟脉冲相位差是指同时产生的两个时钟信号，到达接收端的时间不同步。

时钟脉冲相位差降低了信号沿到达的可预测性，如果时钟脉冲相位差太大，会在接收端产生错误的信号，如图1所示，传输线反射（Reflection）反射就是子传输线上的回波。

当信号延迟时间（Delay）远大于信号跳变时间（Transition Time）时，信号线必须当作传输线。

当传输线的特性阻抗与负载阻抗不匹配时，信号功率（电压或电流）的一部分传输到线上并到达负载处，但是有一部分被反射了。

若负载阻抗小于原阻抗，反射为负；反之，反射为正。

布线的几何形状、不正确的线端接、经过连接器的传输及电源平面不连续等因素的变化均会导致此类反射。

同步切换噪声（SSN）
当PCB板上的众多数字信号同步进行切换时（如CPU的数据总线、地址总线等），由于电源线和地线上存在阻抗，会产生同步切换噪声，在地线上还会出现地平面反弹噪声（地弹）。

SSN和地弹的强度也取决于集成电路的I/O特性、PCB板电源层和平面层的阻抗以及高速器件在PCB板上的布局和布线方式。

出自: /Tech/Pcbcb/291472.html。